STT-MRAM存储单元及其制备方法技术

本发明专利技术提供一种STT

【技术实现步骤摘要】
STT
‑
MRAM存储单元及其制备方法


[0001]本专利技术涉及磁性存储器
，尤其涉及一种STT
‑
MRAM存储单元及其制备方法。

技术介绍

[0002]自旋转移矩磁性存储器(STT
‑
MRAM)是一种非易失性存储器，其擦写速度快且功耗低，已经在市场上实现了应用。STT
‑
MRAM器件的核心结构是磁性隧道结(MTJ)，MTJ包括自由层、势垒层、参考层。参考层磁化方向固定，自由层磁化方向可变。当自由层和参考层磁化方向平行，表现为低阻态；当自由层和参考层磁化方向反平行，表现为高阻态。低阻态和高阻态分别对应存储状态的0和1。自旋电子学中，还存在一种自旋轨道转矩(SOT)效应，SOT效应层一般采用重金属，与磁性层相邻，当横向电流流经重金属，SOT效应使磁性层磁矩发生偏转。
[0003]目前，要实现更高密度的存储，STT
‑
MRAM的临界电流还需要进一步降低，提高STT翻转效率。因此，如何降低STT
‑
MRAM的临界电流成为了面临的技术难题。

技术实现思路

[0004]为解决上述问题，本专利技术提供了一种STT
‑
MRAM存储单元及其制备方法，能够降低临界电流。
[0005]一方面，本专利技术提供一种STT
‑
MRAM存储单元，包括：
[0006]磁性隧道结，具有从下至上依次层叠的参考层、势垒层和自由层；
[0007]自旋轨道矩效应层，位于所述自由层上方，与所述自由层直接接触；
[0008]水平电流层，位于所述自旋轨道矩效应层上方，且相对于所述自旋轨道矩效应层沿水平方向具有一定长度的延伸；
[0009]底电极，位于所述参考层下方；以及，
[0010]顶电极，位于所述水平电流层延伸部分的上方，相对于所述底电极在水平方向具有一个偏移距离。
[0011]可选地，所述自旋轨道矩效应层的厚度小于5nm。
[0012]可选地，所述水平电流层使用与所述自旋轨道矩效应层相同的材料，两者总厚度小于8nm。
[0013]可选地，所述自旋轨道矩效应层包括拓扑绝缘材料和/或重金属材料。
[0014]可选地，还包括：
[0015]绝缘介质，围绕于包含所述底电极、所述磁性隧道结和所述自旋轨道矩效应层构成的层叠结构周围。
[0016]另一方面，本专利技术提供一种STT
‑
MRAM存储单元的制备方法，包括：
[0017]形成包含底电极、参考层、势垒层、自由层以及自旋轨道矩效应层的层叠结构；
[0018]沉积绝缘介质，并进行平坦化，露出所述自旋轨道矩效应层的表面；
[0019]沉积水平电流层材料和顶电极材料；
[0020]对所述顶电极材料进行刻蚀，形成顶电极；
[0021]对所述水平电流层材料进行刻蚀，形成水平电流层；
[0022]其中，所述水平电流层相对于所述自旋轨道矩效应层沿水平方向具有一定长度的延伸，所述顶电极位于所述水平电流层延伸部分的上方。
[0023]可选地，所述自旋轨道矩效应层的厚度小于5nm。
[0024]可选地，所述水平电流层使用与所述自旋轨道矩效应层相同的材料，两者总厚度小于8nm。
[0025]可选地，所述自旋轨道矩效应层包括拓扑绝缘材料和/或重金属材料。
[0026]可选地，所述绝缘介质为氮化硅、氧化硅或者氮氧化硅。
[0027]本专利技术的STT
‑
MRAM存储单元，在层叠结构自下而上依次为参考层、势垒层、自由层的MTJ上方设置自旋轨道矩效应层和水平电流层，通电时自旋轨道矩效应层中有横向电流分量，从而在STT
‑
MRAM中引入SOT效应，STT和SOT共同作用，降低临界电流，提高STT翻转效率。另外，传统的SOT
‑
MRAM存储单元结构，自下而上分别为SOT效应层、自由层、势垒层、参考层，TMR较低，影响器件性能。传统的STT
‑
MRAM薄膜沉积顺序与SOT
‑
MRAM相反，自下而上分别为参考层、势垒层、自由层，隧穿磁阻(TMR)较高。本专利技术不改变STT
‑
MRAM的MTJ沉积顺序，自旋轨道矩效应层设置在MTJ顶部，使TMR保持较高的值。
附图说明
[0028]图1为本专利技术一实施例STT
‑
MRAM存储单元的结构示意图；
[0029]图2为本专利技术一实施例STT
‑
MRAM存储单元写“0”翻转原理示意图；
[0030]图3为本专利技术一实施例STT
‑
MRAM存储单元写“1”翻转原理示意图；
[0031]图4至图7为本专利技术一实施例STT
‑
MRAM存储单元的制备方法各步骤对应的剖面结构示意图。
具体实施方式
[0032]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0033]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0034]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元
件“下”。
[0035]下面结合附图，对本专利技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
[0036]本专利技术实施例提供一种STT
‑
MRAM存储单元，如图1所示，该STT
‑
MRAM存储单元包括底电极101、磁性隧道结MTJ、自旋轨道矩效应层105构成的层叠结构。其中磁性隧道结仅示出了从下至上依次层叠的参考层102、势垒层103、自由层104，参考层102和自由层104为面内磁化或者垂直磁化，但不限于此，磁性隧道结根据需要还可以包括例如钉扎层、耦合层在内的其他层。磁性隧道结的截面形状为圆形、椭圆形、矩形、菱形或者三角形。在该层叠结构的周围围绕有绝缘介质100，绝缘介质100为氮本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种STT
‑
MRAM存储单元，其特征在于，包括：磁性隧道结，具有从下至上依次层叠的参考层、势垒层和自由层；自旋轨道矩效应层，位于所述自由层上方，与所述自由层直接接触；水平电流层，位于所述自旋轨道矩效应层上方，且相对于所述自旋轨道矩效应层沿水平方向具有一定长度的延伸；底电极，位于所述参考层下方；以及，顶电极，位于所述水平电流层延伸部分的上方，相对于所述底电极在水平方向具有一个偏移距离。2.根据权利要求1所述的STT
‑
MRAM存储单元，其特征在于，所述自旋轨道矩效应层的厚度小于5nm。3.根据权利要求1所述的STT
‑
MRAM存储单元，其特征在于，所述水平电流层使用与所述自旋轨道矩效应层相同的材料，两者总厚度小于8nm。4.根据权利要求1所述的STT
‑
MRAM存储单元，其特征在于，所述自旋轨道矩效应层包括拓扑绝缘材料和/或重金属材料。5.根据权利要求1所述的STT
‑
MRAM存储单元，其特征在于，还包...

【专利技术属性】
技术研发人员：李州，石以诺，孟皓，刘波，
申请(专利权)人：中电海康集团有限公司，
类型：发明
国别省市：