一种电流限域Micro-LED芯片及其制作方法技术

本发明专利技术涉及Micro

【技术实现步骤摘要】
一种电流限域Micro
‑
LED芯片及其制作方法


[0001]本专利技术涉及Micro
‑
LED
，具体涉及一种电流限域Micro
‑
LED芯片及其制作方法。

技术介绍

[0002]Micro
‑
LED（微发光二极管）是新一代显示技术，比现有的LED技术亮度更高、发光效率更好、且功率更低，同时其还因具有轻薄化、可小型化的属性。虽然Micro
‑
LED已有终端应用产品出现，但其发展仍然处于初期阶段。
[0003]目前，随着LED尺寸的减小，周长与面积的比值逐渐增大，使得其边缘效应逐渐变得明显，这样在进行ICP干法蚀刻时发光层侧壁会被损伤，产生大量缺陷，而侧壁缺陷常常是非辐射复合中心，将会使得Micro
‑
LED效率显著下降。如何降低侧壁损伤导致的Micro
‑
LED效率下降问题已成为行业难点。因此，开发一款电流限域Micro
‑
LED芯片显得很有必要。

技术实现思路

[0004]针对现有技术的不足，本专利技术提供了一种电流限域Micro
‑
LED芯片及其制作方法，通过在芯片上制作隔离槽，切断电流扩散至侧壁的通道，同时将N
‑
GaAs层设计成距离芯片中心一定距离的平行栅线，将电流限制在芯片中间区域，可以有效减少侧壁缺陷带来的非辐射复合，提高Micro
‑
LED的效率。
[0005]本专利技术的第一个目的是提供一种电流限域Micro
‑
LED芯片，所述Micro
‑
LED芯片从下至上依次包括：蓝宝石衬底、键合层、P型半导体层、发光层、N型半导体层、ITO层、钝化层、P电极和N电极；所述N型半导体层自下而上依次包括N
‑
限制层、N
‑
电流扩展层和N
‑
GaAs层；所述N
‑
电流扩展层和N
‑
GaAs层的侧壁与所述芯片的侧壁不平齐，并向芯片中心缩进，形成隔离槽。
[0006]由于芯片尺寸的减小，在干法蚀刻N型半导体层和发光层的过程中，发光层的侧壁不可避免的受到等离子体的轰击损伤，产生大量的缺陷，这些缺陷通常是非辐射复合中心，而复合发光都发生在发光层，发光层侧壁的损失直接影响Micro
‑
LED的发光效率。本专利技术通过在芯片的N
‑
电流扩展层部位制作隔离槽，切断电流扩散至侧壁的通道，减少发光层侧壁得到的电流，可以有效减少侧壁缺陷带来的非辐射复合，提高Micro
‑
LED的效率。
[0007]进一步的，上述技术方案中，所述隔离槽的宽度为侧壁向芯片中心缩进4
±
0.5μm。
[0008]进一步的，上述技术方案中，所述N
‑
GaAs层为垂直于芯片侧壁的两条GaAs栅线，且每条GaAs栅线距离芯片中心的位置为7
±
0.5μm。本技术方案中通过将N
‑
GaAs层设计成距离芯片中心一定距离的平行栅线，将电流限制在芯片中间区域，电流可以均匀分布，提高稳定性。
[0009]进一步的，上述技术方案中，所述ITO层覆盖住所述N
‑
GaAs层，且其侧壁距离所述隔离槽边缘向芯片缩进3
±
0.2μm。本技术方案中通过在两条GaAs栅线上覆盖ITO层，在两条
GaAs栅线和ITO的中间区域形成电流扩散通道，使得N电极注入的电流可以均匀的在芯片中间区域扩散，稳定性好，出光效率高。
[0010]本专利技术的第二个目的是提供一种上述电流限域Micro
‑
LED芯片的制作方法，包括以下步骤：S1、提供一GaAs衬底，自下而上依次外延生长N
‑
GaAs层、N
‑
电流扩展层、N
‑
限制层、发光层、P型半导体层，其中N
‑
限制层、N
‑
电流扩展层、N
‑
GaAs层组成N型半导体层；S2、在P型半导体表面沉积SiO2作为键合层；S3、提供一蓝宝石衬底，将其与外延片通过键合层进行键合；S4、通过湿法腐蚀的方法去除GaAs衬底；S5、通过ICP干法蚀刻对N型半导体层和发光层进行蚀刻，露出P型半导体层；S6、在露出的P型半导体表面制作P电极；S7、通过ICP干法蚀刻将局部的N
‑
GaAs层和N
‑
电流扩展层去除，制作隔离槽；S8、通过湿法蚀刻将剩下的N
‑
GaAs层进行图形化处理，剩余两条GaAs栅线，形成电流通道；S9、在芯片表面蒸镀一层ITO层，然后通过湿法蚀刻的方法对ITO进行图像化；S10、在ITO层表面制作N电极；S11、在芯片表面沉积SiO2，制作钝化层；S12、通过干法蚀刻去除部分钝化层，露出P电极和N电极，得到Micro
‑
LED芯片。
[0011]进一步的，上述技术方案步骤S4中，湿法刻蚀所用溶液为氨水、双氧水、水体积比为1:5:5的混合溶液。
[0012]进一步的，上述技术方案步骤S8中，两条GaAs栅线与P电极和N电极水平方向连线平行。
[0013]进一步的，上述技术方案步骤S9中，所述ITO层的厚度为250
±
10nm。
[0014]进一步的，上述技术方案步骤S11中，钝化层的厚度为1
±
0.2μm。
[0015]本专利技术与现有技术相比，其有益效果有：1、本专利技术通过在芯片的N
‑
电流扩展层部位制作隔离槽，切断电流扩散至侧壁的通道，减少发光层侧壁得到的电流，可以有效减少侧壁缺陷带来的非辐射复合，提高Micro
‑
LED的效率。
[0016]2、本专利技术通过将N
‑
GaAs层设计成距离芯片中心一定距离的平行栅线，将电流限制在芯片中间区域，电流可以均匀分布，提高稳定性；通过在两条GaAs栅线上覆盖ITO层，在两条GaAs栅线和ITO的中间区域形成电流扩散通道，使得N电极注入的电流可以均匀的在芯片中间区域扩散，稳定性好，出光效率高。
[0017]3、本专利技术制备方法简单，得到的芯片稳定、出光效率高，可满足LED尺寸变化带来的需求。
附图说明
[0018]图1为本专利技术电流限域Micro
‑
LED芯片结构示意图；图2为本专利技术电流限域Micro
‑
LED芯片俯视图。
[0019]示意图中标号说明：
1、蓝宝石衬底；2、键合层；3、P型半导体层；4、发光层；5、N
‑
限制层；6、N
‑
电流扩展层；7、N
‑
GaAs层；8、ITO层；9、钝化层；10、P电极；11、N电极。
具体实施方式
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电流限域Micro
‑
LED芯片，其特征在于，所述Micro
‑
LED芯片从下至上依次包括：蓝宝石衬底、键合层、P型半导体层、发光层、N型半导体层、ITO层、钝化层、P电极和N电极；所述N型半导体层自下而上依次包括N
‑
限制层、N
‑
电流扩展层和N
‑
GaAs层；所述N
‑
电流扩展层和N
‑
GaAs层的侧壁与所述芯片的侧壁不平齐，并向芯片中心缩进，形成隔离槽。2.根据权利要求1所述的一种电流限域Micro
‑
LED芯片，其特征在于，所述隔离槽的宽度为侧壁向芯片中心缩进4
±
0.5μm。3.根据权利要求1所述的一种电流限域Micro
‑
LED芯片，其特征在于，所述N
‑
GaAs层为垂直于芯片侧壁的两条GaAs栅线，且每条GaAs栅线距离芯片中心的位置为7
±
0.5μm。4.根据权利要求1所述的一种电流限域Micro
‑
LED芯片，其特征在于，所述ITO层覆盖住所述N
‑
GaAs层，且其侧壁距离所述隔离槽边缘向芯片缩进3
±
0.2μm。5.一种如权利要求1
‑
4任一项所述的电流限域Micro
‑
LED芯片的制作方法，其特征在于，包括以下步骤：S1、提供一GaAs衬底，自下而上依次外延生长N
‑
GaAs层、N
‑
电流扩展层、N
‑
限制层、发光层、P型半导体层，其中N
‑

【专利技术属性】
技术研发人员：王克来，李俊承，陈宝，戴文，
申请(专利权)人：南昌凯捷半导体科技有限公司，
类型：发明
国别省市：