一种基于双总线的微控制器外设扩展方法技术

本发明专利技术公开一种基于双总线的微控制器外设扩展方法，其包括的步骤如下：（１）配置片外寄存器总线和片外数据存储器总线；（２）分别为片外寄存器总线和片外数据存储器总线增设寄存器模块；（３）在寄存器模块中配置与外设相连的端口寄存器；（４）为端口寄存器分配地址空间；（５）将外设与寄存器模块连接；（６）编写外设驱动程序。本发明专利技术通过双总线外设扩展方法，针对外设的不同端口的性质采用不同的总线扩展，使两种总线各自的优势得以充分发挥。对速度要求较高的控制端口寄存器和状态端口寄存器采用高速的片外寄存器总线扩展，对地址空间占用较多的数据寄存器采用地址空间充裕的片数据外存储器总线扩展。

【技术实现步骤摘要】

本专利技术涉及微控制器外设扩展
，特别是基于片外寄存器总线与片外数据 存储器总线相结合的。
技术介绍
微控制器(MCU，Micro Control Unit)是把中央处理器(CPU)，一定容量的存储器 和若干输入/输出端口等部件集成在一块小硅片上的微型计算机，又称单片机。微控制器 自20世纪70年代问世以来，被广泛地应用于科研、生产、生活及其他各个领域，已对人类社 会的发展产生了很大的影响。尤其是美国Intel公司生产的MCS-51系列微控制器，由于其 具有集成度高、处理功能强、可靠性好、系统结构简单、价格低廉、易于使用等优点，迅速占 领了工业测控和自动化工程应用的主要市场，在全世界已经得到广泛的应用，并取得了令 人瞩目的成果。现有的MCS-51微控制器外设扩展一般采用以下方案用P0 口作为地址/数据复 用端口，即在某些时钟周期时，P0 口传送低8位地址，这时ALE有效(高电平)；而在其他时 钟周期时传送数据，这时ALE无效(低电平)。利用P0 口输出低8位和ALE同时有效的条 件，即可用锁存器把低8位地址锁存下来。所以系统的低8位地址是从锁存器输出端送出 来的，而P0 口本身则又可直接传送数据。高8位地址总线则是直接由P2 口组成。而CPU 的每一条控制信号引脚的组合，即构成了控制总线。外设通过由P0，P2 口组成地址总线，由 P0 口组成的数据总线和由控制信号组成控制总线来扩展。这种扩展方法的缺点是外设访问速度慢，因为访问片外数据存储器指令M0VX执 行时间较长，同时，其扩展能力有限，当有大量外设需要扩展时，扩展工作将变得极其复杂。
技术实现思路
针对以上不足，本专利技术提供基于片外寄存器总线与片外数据存储器总线相结合的 ，以结合两种总线各自的优缺点，使外设扩展更 为方便，外设访问速度更为快速。本专利技术是这样实现的，其包括的步骤 如下(1)、配置片外特殊功能寄存器总线和片外数据存储器总线；(2)、分别为片外寄存器总线和片外数据存储器总线增设寄存器模块；(3)、在寄存器模块中配置与外设相连的端口寄存器；(4)、为端口寄存器分配地址空间；(5)、将外设与寄存器模块连接；(6)、编写外设驱动程序。所述步骤(1)中的配置片外特殊功能寄存器总线和片外数据存储器总线，即为片 外寄存器总线和片外数据存储器总线分别配置地址总线、数据总线和控制总线，其中控制总线主要包括读使能信号、写使能信号、片选信号等。所述步骤(2)中的增设寄存器模块，是指为片外特殊功能寄存器总线和片外数据 存储器总线分别增设一个寄存器模块，在寄存器模块中可以增设与外设相关的寄存器，对 寄存器进行编址，并可配置与外设相连的端口。所述步骤(3)中的在寄存器模块中配置与外设相连的端口寄存器，这些端口寄存 器将与外设的端口相连，用于外设与微控制器之间的通信。所述步骤(4)中的为端口寄存器分配地址空间，分为两个方面①.为片外特殊 功能寄存器模块的端口分配特殊功能寄存器空间，地址空间为80H FH1的未占用部分； ②.为片外数据寄存器模块的端口分配片外数据存储器空间，地中空间为0000H FFFFH 的未占用部分。所述步骤(5)中的将外设与寄存器模块连接，即将外设的端口与寄存器模块的端 口连接，这样可微控制器与外设通过寄存器模块连成一个系统，可通过编程来实现微控制 器对外设的访问和控制等。所述步骤(6)中的编写外驱动程序，在编写访问和控制外设的驱动程序，编译后 装载到微控制器的程序存储器中，即可实现微控制器对外设的访问和控制。本专利技术所述的片外特殊功能寄存器总线，其访问速度较快，但地址空间有限；所述 的片数据外存储器总线，其地址空间充裕，但访问速度较慢。通过本专利技术的双总线外设扩展 方法，针对外设的不同端口的性质采用不同的总线扩展，使两种总线各自的优势得以充分 发挥。对速度要求较高的控制端口寄存器和状态端口寄存器采用高速的片外特殊功能寄存 器总线扩展，对地址空间占用较多的数据寄存器采用地址空间充裕的片数据外存储器总线 扩展。附图说明图1为本专利技术的算术逻辑单元整体示 意图；图2为本专利技术实施例1的原理图。 具体实施例方式下面结合附图对本专利技术进行进一步阐 述。，如图1所示，是基于片外寄存器总线 与片外数据存储器总线相结合的双总线外设扩展方法，其的主要步骤包括(1)、配置片外寄存器总线和片外数据存储器总线；为片外寄存器总线和片外数据 存储器总线分别配置地址总线、数据总线和控制总线，其中控制总线主要包括读使能信号、 写使能信号、片选信号等。(2)、分别为片外寄存器总线和片外数据存储器总线增设寄存器模块；为片外寄存 器总线和片外数据存储器总线分别增设一个寄存器模块，在寄存器模块中可以增设与外设 相关的寄存器，对寄存器进行编址，并可配置与外设相连的端口。(3)、在寄存器模块中配置与外设相连的端口寄存器；这些端口寄存器将与外设的端口相连，用于外设与微控制器之间的通信。(4)、为端口寄存器分配地址空间；分为两个方面①.为片外寄存器模块的端口 分配寄存器空间，地址空间为80H FH1的未占用部分；②.为片外数据寄存器模块的端口 分配片外数据存储器空间，地中空间为0000H FFFFH的未占用部分。(5)、将外设与寄存器模块连接；将外设的端口与寄存器模块的端口连接，这样可 微控制器与外设通过寄存器模块连成一个系统，可通过编程来实现微控制器对外设的访问 和控制等。(6)、编写外设驱动程序；编写访问和控制外设的驱动程序，编译后装载到微控制 器的程序存储器中，即可实现微控制器对外设的访问和控制。本专利技术所述的片外特殊功能寄存器总线，其访问速度较快，但地址空间有限；所述 的片数据外存储器总线，其地址空间充裕，但访问速度较慢。应用上述片外寄存器总线和片 外数据存储器总线外设扩展方法，针对外设的不同端口的性质采用不同的总线扩展，使片 外寄存器总线和片外数据存储器总线两种总线各自的优势得以充分发挥。对速度要求较高 的控制端口寄存器和状态端口寄存器采用高速的片外特殊功能寄存器总线扩展，对地址空 间占用较多的数据寄存器采用地址空间充裕的片数据外存储器总线扩展。实施例1以下利用本专利技术所述的双总线扩展方法对一个32位随机数发生器进行外设扩 展，可通过编程实现微控制对随机数发生器的种子加载、取随机数等操作，如图附图2所7J\ o(1)配置片外特殊功能寄存器总线片外寄存器总线和片外数据存储器总线，即为 微控制器10的片外寄存器总线和片外数据存储器总线分别配置地址总线，数据总线和控 制总线，其中控制总线主要包括读使能信号、写使能信号、片选信号等。片外特殊功能寄 存器总线片外寄存器总线包括读使能信号(Xsfr_rd)、写使能信号(XSfr_wr)、地址信号 (XSfr_addr)、源数据信号(Xsfr_src)、目的数据信号(XSfr_deS)。同样，片外数据存储器 总线也包括读使能信号(Xdat_rd)、写使能信号(Xdat_Wr)、地址信号(Xdat_addr)、源数据 信号(Xdat_Src)、目的数据信号(xdat_deS)。(2)中的增设寄存器模块，为片外特殊功能寄存器总线片外寄存器总线和片外数 据存储器总线分别增设一个寄存器模块，在寄存器模块中可以增设与外设相关的寄存器， 对寄存器进行编址，并本文档来自技高网...

【技术保护点】
一种基于双总线的微控制器外设扩展方法，其特征在于：其包括的步骤如下：（１）、配置片外寄存器总线和片外数据存储器总线；（２）、分别为片外寄存器总线和片外数据存储器总线增设寄存器模块；（３）、在寄存器模块中配置与外设相连的端口寄存器；（４）、为端口寄存器分配地址空间；（５）、将外设与寄存器模块连接；（６）、编写外设驱动程序。

【技术特征摘要】

【专利技术属性】
技术研发人员：谭洪舟，胡建国，丁颜玉，林克，李斯宇，
申请(专利权)人：谭洪舟，
类型：发明
国别省市：81[中国|广州]