可运行多任务的编程器制造技术

本实用新型专利技术涉及一种可运行多任务的编程器，基本包含有微处理器（ＭＣＵ）、现场可编程门阵列（ＦＰＧＡ）芯片及ＣＦ数据存储卡、ＬＣＤ显示屏及ＵＳＢ２．０数据通讯口。其中，该编程器具有６４管脚，可对应分成数组，而ＦＰＧＡ芯片具有响应高频同步时钟及并行处理的功能，可将各组管脚以同步触发控制信号，并将ＭＣＵ的指令设定为数个小时间段，使其可相续依ＭＣＵ发出的信号，进行逻辑处理及与数个待加工芯片、ＭＣＵ间的接收与发送的工作，借此除可确保信号输出的稳定性外，也可达到同步对多个芯片进行加工的目的，提高系统的单位时间产能。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种可运行多任务的编程器，尤特指使用FPGA来并行处理的方 式，在同一时间内可对多数芯片进行数据处理，而达到提高编程器信号处理的效率。
技术介绍
编程器是一种电子类行业中用于加工的仪器设备，是伴随着电子类行业发展的仪器，其主要的功能就是把产品的数据信息，写到芯片内部保存 起来。随着电子类行业不断的更新发展，芯片的功能，容量和工艺也不断的提高，以前的编 程器设计都或多或少存在着不足的地方，除了其于控管之技术外，就是编程器都是以48脚 信号驱动为主，对于管脚数超过48脚的芯片，芯片适配器的兼容性就很差，虽然通过共享 多个管脚可以弥补编程器的不足，但信号之间的干扰却使编程器的稳定性下降了。
技术实现思路
本技术的主要目的在于提供一种在同一时间内可对多数芯片进行数据处理， 而可提高编程器信号处理的效率的可运行多任务的编程器。本技术的
技术实现思路
为本技术编程器是64脚万能驱动管脚，每个管脚都 能支持 Vcc, Vpp、Vio、Vss、Digital、Clock 及 Z-Float 等 7 种电气信号。与现有技术相比，本技术的有益效果是本技术编程器都支持联计算机 工作模式和脱离计算机的工作模式，机子只要插上CF数据存储卡，通过机子上的按键和 LCD屏的操作控制，就可以脱离计算机独立工作，尤其当工厂需要很多台编程器同时进行大 批量生产时，可以大量省却计算机方面的成本及管理的问题。本技术编程器是USB 2.0接口，数据传输速率非常高，而且支持热拔插。以下结合附图和具体实施例对本技术作进一步描述。附图说明图1为本技术的结构方块示意图。图2为本技术提供以FPGA对应数个待加工芯片的实施流程图之 图3为本技术提供以FPGA对应数个待加工芯片的实施流程图之 图4为本技术具有64管脚及芯片夹片示意图。主要组件符号说明2......LCD显示屏3···5……计算机键盘6…8……USB 2.0数据通讯口 -MCU芯片22、23、24、25......待加工芯片1.. 4.. 7.. 9..21 30.编程器 .显不器-CF数据存储卡 .电源12…. 高性能FPGA芯片 管脚计算机人机界面 控制按键具体实施方式为了更充分理解本技术的
技术实现思路
，下面结合具体实施例对本技术的技 术方案进一步介绍和说明。本技术可运行多任务的编程器，基本包含有微处理器、现场可编程门阵列芯 片及CF数据存储卡、IXD显示屏及USB2. 0数据通讯口，其特征在于所述的编程器具有64管脚。该编程器1，如图1所示，内嵌有USB 2. 0数据通讯口 8，可以借计算机人机界面3 直接与计算机键盘5、显示器4连结使用，方便操作；因编程器1本身带有LCD显示屏2和控 制按键6，配上CF数据存储卡7，就可以脱离计算机独立使用，其操作性和方便性远远高于 传统的编程器，而编程器1系是以高速MCU芯片12与高性能FPGA芯片21系统设计架构。其中，本技术的特征，系该编程器为64管脚的设计，借此可以提高芯片夹座 等配件的兼容性，即使管脚数在48脚以上的芯片，依然有很好的兼容性。而编程器的64脚 万能驱动管脚30的(如图4所示)，S-A, S-B, S-C和S-D是同时加工4颗芯片的夹座，此就 是配合FPGA芯片的设计实施，而且每个管脚都能支持Vcc、Vpp、Vio、Vss、Digital、Clock 及Z-Float等7种电气信号。如a) Vcc信号电压从1. 8V到15V电压，支持256级连续驱动，总驱动电流可达 500mA ；b)Vpp信号电压从1. 8V到15V电压，支持256级连续驱动，总驱动电流可达 500mA ；c) Vio信号电压从1. 8V到15V电压，支持256级连续驱动，总驱动电流可达 500mA ；d) Vss信号；Gnd驱动信号；e) Digital信号电压从1. 8V到3. 6V电压，支持256级连续驱动；f) Clock信号输出时钟频率从24MHz到93. 75KHz，支持256级连续驱动，频率误 差在0. 以内；g) Z-Float信号输入/输出高阻态信号。本技术可应用MCU的数据处理方式为串行处理的，而FPGA芯片21上具有一 个特殊的并行数据处理能力，这并行数据处理能力可以在同一时间内，同时对多个芯片的 信号做出处理。仅提供具体实现方式为1)在发送的时候MCU芯片12先将一份数据发送给FPGA芯片21，FPGA芯片21在 同一时间内将数据复制多份，并在同一时间内并行发送给多颗芯片22、23、24、25(如图2)；2)在接收的时候FPGA芯片21利用其并行处理特性，在同一时间内并行接收多颗 芯片22、23、24、25所发送的数据信号并保存在FPGA芯片21内部，然后FPGA芯片21在同 一时间内将多颗芯片的数据信号做出处理，并将处理的结果上传给MCU芯片12(如图3所 示)°借此，FPGA芯片21能够于同一时间发送或者接收多颗芯片的数据信号，而可以提 高单位时间的数据处理效率。而此参考施例中，FPGA芯片的在于控制方式是使用了一个高频的系统同步时钟作为控制信号，而FPGA以这个时钟作为控制触发信号，不断采样检测MCU发出的各种控制信 号，然后根据信号做出相应的解析与控制。这样一来，FPGA的工作原理就跟一个MCU的工作 原理非常相象了，它不但可以作为信号的转换控制，还能跟MCU—样做些简单的数学计算。根据采样定理的要求，采样的频率必须是被采样信号频率的2倍以上。而这个触 发FPGA的同步时钟的采样频率设定为是MCU的指令频率的4倍，因此FPGA可以非常稳定、 高效的检测MCU的信号。也就是说MCU的每处理一个指令处理周期，FPGA内部就完成了 4 个逻辑处理周期了。根据被加工芯片的管脚特性，我们将FPGA的管脚对应分成N份，以实现同时对N 个芯片进行加工处理。下面我们将按分成四份(Pinl，Pin2, Pin3, Pin4)的方式举个例子 加以说明。Pinl，Pin2，Pin3和Pin4是FPGA内部相互独立的四组控制管脚，它对应控制四颗 独立的芯片。我们利用FPGA的并行处理特性，定义这四组管脚全部都以系统的同步时钟 CLK作为触发控制信号，这样就可以保证这四组管脚的信号完全同步了。因为MCU的指令 周期是FPGA逻辑处理周期的4倍，所以我们把MCU的每个指令周期再分割为tl，t2，t3，t4 四个小时刻。假设在tl时刻，MCU执行写操作(发送数据给待加工芯片)，FPGA的四组管脚在 tl时刻检测到MCU的写控制信号后开始接收数据，在t2时刻即可完成相应的逻辑处理，并 同时将MCU的数据复制四份后发送给四颗芯片。t3和t4时刻是让FPGA保持信号的输出状 态不变，以增加信号输出的稳定性。在t4时刻之后，MCU结束写操作，FPGA检测到写操作结 束，则同时关闭这四组管脚的信号，从而结束发送控制。同理，假设在tl时刻，MCU执行读操作(接收待加工芯片的数据)，FPGA的四组管 脚在tl时刻检测到MCU的读控制信号后，立即同时打开这四组管脚的信号，并在t2，t3时 刻接收数据。t2和t3时刻是信号稳定的时刻，此时信号不是最稳定的状态，因此FPGA在 t4时刻才同本文档来自技高网...

【技术保护点】
一种可运行多任务的编程器，基本包含有微处理器、现场可编程门阵列芯片及ＣＦ数据存储卡、ＬＣＤ显示屏及ＵＳＢ２．０数据通讯口，其特征在于：所述的编程器具有６４管脚。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄万喜，
申请(专利权)人：黄万喜，
类型：实用新型
国别省市：94[中国|深圳]