用于每行错误擦除信息寄存器的设备、系统和方法技术方案

技术编号:39259588 阅读:12 留言:0更新日期:2023-10-30 12:11
用于每行错误擦除信息寄存器的设备、系统和方法。模式寄存器可包含每行错误校正和擦除pRECS启用寄存器,以启用pRECS模式。当启用所述prECS模式时,可收集与每个行相关联的pRECS信息,所述pRECS信息反映沿着所述行存储的在错误校正和擦除ECS操作期间被确定为包含错误的码字的数目。所述存储器可将所述pRECS信息存储在存储器阵列中,例如,每个行可存储与所述行相关联的所述pRECS信息。pRECS地址寄存器可指定所述存储器阵列中用以存储所述pRECS信息的位置。息的位置。息的位置。

【技术实现步骤摘要】
用于每行错误擦除信息寄存器的设备、系统和方法


[0001]本公开大体上涉及半导体装置,例如半导体存储器装置。

技术介绍

[0002]所述半导体存储器装置可包含用于存储信息的多个存储器单元。所存储信息可被编码为二进制数据,并且每个存储器单元可存储所述信息的单个位。信息在存储器单元中可能由于多种不同错误而衰减或改变,所述错误可能导致从存储器装置读出一或多个不正确信息位(例如,具有原先写入的位的不同状态的位)。
[0003]可存在确保从存储器读出的信息的高保真度是有用的许多应用。存储器装置可包含错误校正电路,所述错误校正电路可用于确定与写入到存储器单元中的数据相比从存储器单元读出的信息是否含有任何错误,且可校正发现的错误。存储器装置可周期性地使用错误校正电路以通过扫描存储器阵列的每一存储器单元来修复存储于存储器阵列内的信息中的错误。

技术实现思路

[0004]本公开的一方面涉及一种方法,其包括:基于模式寄存器中的每行错误校正和擦除(ECS)启用设置来启用每行ECS模式;当启用所述每行ECS模式时对沿着每个行的包含错误的码字的数目进行计数,以生成多个每行ECS计数,每个每行ECS计数与存储器阵列的多个行中的相应一者相关联。
[0005]本公开的另一方面涉及一种设备,其包括:存储器阵列,其包括在字线和多个位线的相交点处的多个存储器单元,并且其中多个码字存储在所述多个存储器单元中的至少一些中;模式寄存器,其被配置成存储每行ECS启用信号;ECS逻辑,其被配置成在所述每行ECS计数启用信号处于活动状态时对沿着所述字线的含有错误的所述多个码字的数目进行计数。
[0006]本公开的又一方面涉及一种方法,其包括:从存储器的模式寄存器读取每行错误校正和擦除(ECS)列地址;对选定行和所述每行ECS列地址执行读取操作以检索与所述选定行相关的每行ECS信息。
附图说明
[0007]图1是根据本公开的一些实施例的半导体装置的框图。
[0008]图2是根据本公开的一些实施例的存储器系统的框图。
[0009]图3是根据本公开的一些实施例的方法的流程图。
[0010]图4是根据本公开的一些实施例的方法的流程图。
[0011]图5是根据本公开的一些实施例的方法的流程图。
具体实施方式
[0012]某些实施例的以下描述在本质上仅为示范性的,并且绝不意图限制本公开的范围或者其应用或用途。在本公开的系统和方法的实施例的以下详细描述中,参考附图,附图形成本文的一部分,并且借助于说明的方式展示其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例,以使所属领域的技术人员能够实践本专利技术所公开的系统和方法,且应理解,可利用其它实施例且可在不脱离本公开的精神和范围的情况下进行结构和逻辑改变。此外,为了清晰起见,当所属领域的技术人员清楚某些特征时将不再论述其详细描述,以免混淆本公开的实施例的描述。因此,以下详细描述不应以限制性的意义来理解,并且本公开的范围仅由所附权利要求书来限定。
[0013]存储器装置可包含具有多个存储器单元的存储器阵列,每个存储器单元位于字线(行)和数字线(列)的相交点处。在读取或写入操作期间,可激活行,且可沿着已激活行从存储器单元读取数据或将数据写入到存储器单元。每个行可包含存储多个位数据和多个位奇偶校验信息(例如,数据位和奇偶校验位)的存储器单元,所述奇偶校验信息可用于校正数据位中的至多某一数目的错误。举例来说,行可包含一或多个码字,每个码字包含M个数据位和K个奇偶校验位,所述奇偶校验可用于校正M个数据位中的至多一者或K个奇偶校验位中的一者。在写入操作期间,奇偶校验位可由错误校正码(ECC)电路基于写入到所述行的存储器单元的数据生成。在读取操作期间,错误校正码电路可使用奇偶校验位来确定读取数据位是否正确,并且可在从存储器装置提供数据时校正在数据中找到的任何错误。
[0014]ECC电路可标识读取数据中的错误并在将读取数据提供到存储器装置的数据端子之前校正所述读取数据。然而,错误可能保留在存储于存储器阵列中的码字中。所述装置可执行错误检查和擦除(ECS)操作以对此进行补救。在ECS操作中,可一次一个地存取存储器阵列的每个码字的地址。读出来自当前地址的码字,由ECC电路校正错误(如果存在),然后将经校正码字写入回到存储器阵列。存储器通过处理每一码字地址的序列来对存储器的每个码字执行ECS操作,从而执行ECS循环。
[0015]在ECS循环期间,存储器可收集关于含有错误的码字的数目的信息。举例来说,存储器可报告具有错误的码字的总数和/或含有最多码字错误的行的地址。然而,收集关于检测到的码字错误的更详细信息可能是有用的。
[0016]本公开涉及用于每行擦除信息寄存器的设备、系统和方法。存储器可收集关于每个行的每行ECS(pRECS)信息。例如,在擦除循环的过程中,存储器可生成每个行的数目,其中所述数目是所述行上的在其相应ECS操作期间被确定为具有错误的码字的数目。pRECS信息可以是可由客户端启用或停用的任选特征。例如,模式寄存器可包含每行ECS pRECS)启用值。当pRECS启用值处于活动状态时,存储器可收集并存储prECS信息。当pRECS启用值处于非活动状态时,存储器可跳过收集此信息。
[0017]存储器可沿着每个行存储每行擦除信息。沿着每个行的某些存储器单元可预留以存储所述行的pRECS信息。例如,沿着给定行的列可由列选择信号指定,其中位线的集合共享共同列选择信号值。可使用一个列选择信号来激活存储器单元,所述存储器单元用于沿着每个行存储每行擦除信息。例如,模式寄存器可存储pRECS

CS值,所述pRECS

CS值可指定预留以用于pRECS信息存储的CS信号的值。
[0018]图1是根据本公开的实施例的半导体装置的框图。半导体装置100可以是半导体存
储器装置,例如集成在单个半导体芯片上的DRAM装置。
[0019]半导体装置100包含存储器阵列118。存储器阵列118展示为包含多个存储器组。在图1的实施例中,存储器阵列118展示为包含八个存储器组BANK0

BANK7。在其它实施例的存储器阵列118中可包含更多或更少的组。每个存储器组包含多个字线WL、多个位线BL,以及布置在多个字线WL与多个位线BL的相交点处的多个存储器单元MC。字线WL的选择由行解码器108执行,并且位线BL的选择由列解码器110执行。在图1的实施例中,行解码器108包含用于每个存储器组的相应行解码器,并且列解码器110包含用于每个存储器组的相应列解码器。位线BL耦合到相应感测放大器(SAMP)。来自位线BL的读取数据由感测放大器SAMP放大,且通过耦合到错误校正码(ECC)控制电路120的互补局部数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读取/写入放大器120。相反地,从ECC控制电路120输出的写入数据通过互补主数据线MIOT/B、本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种方法,其包括:基于模式寄存器中的每行错误校正和擦除ECS启用设置来启用每行ECS模式;当启用所述每行ECS模式时对沿着每个行的包含错误的码字的数目进行计数,以生成多个每行ECS计数,每个每行ECS计数与存储器阵列的多个行中的相应一者相关联。2.根据权利要求1所述的方法,其进一步包括将所述多个每行ECS计数存储在所述存储器阵列中由所述模式寄存器中的每行ECS地址指定的位置处。3.根据权利要求2所述的方法,其进一步包括沿着所述多个行中的相关联相应一者的存储器单元存储所述多个每行ECS计数中的每一者。4.根据权利要求2所述的方法,其中所述每行ECS地址指定列选择信号的值。5.根据权利要求2所述的方法,其进一步包括基于熔丝设置将所述每行ECS地址加载到所述模式寄存器中。6.根据权利要求2所述的方法,其进一步包括:沿着所述多个行中的每一者将数据存储在存储器单元的第一部分中;沿着所述多个行中的每一者将由控制器提供的元数据存储在存储器单元的第二部分中;以及沿着所述多个行中的所述相关联相应者将所述多个每行ECS计数中的所述每一者存储在存储器单元的第三部分中,其中所述第三部分不用于数据或不用于元数据。7.根据权利要求1所述的方法,其进一步包括用控制器设置所述每行ECS启用设置的值。8.根据权利要求1所述的方法,其进一步包括响应于读取操作而将所述多个每行ECS计数中的一或多者提供到所述存储器的数据端子。9.根据权利要求1所述的方法,其进一步包括在启用或不启用所述每行ECS模式的情况下收集总体ECS错误计数和与包含错误的码字的最大数目相关联的行地址。10.根据权利要求1所述的方法,其进一步包括沿着每个行对所述码字中的每一者执行ECS操作序列,所述ECS操作包含:读取所述码字;确定所述码字是否包含错误;校正所述码字;将经校正码字写入回到所述行。11.一种设备,其包括:存储器阵列,其包括在字线和多个位线的相交点处的多个存储器单元,并且其中多个码字存储在所述多个存储器单元中的至少一些中;模式寄存器,其被配置成存储每行ECS启用信号;ECS逻辑,其被配置成在所述每行ECS计数启用信号处于活动状态时对沿着所述字线的含有错误的所述多个码字的数目进行计数。12.根据权利要求11所述的设备,其...

【专利技术属性】
技术研发人员:S
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1