一种压力控制DRAM系统级测试芯片测试插座技术方案

本实用新型专利技术涉及半导体存储芯片封测技术领域，尤其涉及一种压力控制DRAM系统级测试芯片测试插座，包括底座、设置在底座上方的盖板、可拆卸安装在底座和盖板之间的IC和设置在底座下端用于连接IC和电路板电路的导电体，所述盖板的中部活动安装有升降滑筒。本实用新型专利技术中，首先，改良后的探针结构是由导电胶柱和导电金属球组合而成，有效降低探针与IC和PCB之间的接触摩擦力和冲击力，降低了PCB表面镀层脱落、接触不良等问题的发生，其次，通过在原先的测试插座结构基础上增加了T型压头、薄片压力传感器和微型数显屏，能够直观识别测试插座的接触压力，降低了测试过程中接触不良或过压等问题的发生，从而提升了PCB测试的良品率。从而提升了PCB测试的良品率。从而提升了PCB测试的良品率。

【技术实现步骤摘要】
一种压力控制DRAM系统级测试芯片测试插座


[0001]本技术涉及半导体存储芯片封测
，尤其涉及一种压力控制DRAM系统级测试芯片测试插座。

技术介绍

[0002]芯片测试插座(Socket)在存储芯片系统级测试中，是连接芯片与PCB板的连接器插座，主要作用就是满足芯片引脚端子与PCB测试主板的联接需求，在芯片测试环节可以随时拆换芯片，不损坏芯片和PCB，从而实现快速高效的测试。
[0003]目前以上结构存在两个痛点，其一为探针易导致PCB表面损坏，使用一段时间后PCB表面镀层脱落，导致接触不良，影响PCB使用寿命；其二，通过控制行程来保证接触良好，在长期使用过程中，芯片测试插座机械结构会由于IC尺寸的偏差以及结构中弹簧老化，行程不变下接触压力变化，无法直观识别接触压力，导致接触不良或过压，影响测试良率甚至损坏产品。
[0004]有鉴于此，设计制造出一种有效降低测试过程中接触划伤、同时压力可控的的芯片测试插座，在动态随机存取内存系统级测试中显得尤为重要。

技术实现思路

[0005]本技术的目的在于：为了解决传统的芯片测试插座，使用过程中易损伤IC和PCB，同时下压力不可精准把控的问题，而提出的一种压力控制DRAM系统级测试芯片测试插座。
[0006]为了实现上述目的，本技术采用了如下技术方案：
[0007]一种压力控制DRAM系统级测试芯片测试插座，包括底座、设置在底座上方的盖板、可拆卸安装在底座和盖板之间的IC和设置在底座下端用于连接IC和电路板电路的导电体，所述盖板的中部活动安装有升降滑筒，所述升降滑筒的下端固定连接有与IC上端面相互贴合的压片，所述升降滑筒和压片之间设置有用于IC测试过程中下压力监测的压感部。
[0008]作为上述技术方案的进一步描述：
[0009]所述压感部包括活动安装在升降滑筒中部的T型压头、安装在压片上端且位于T型压头下方的薄片压力传感器和嵌设在T型压头上方且与薄片压力传感器建立电性连接的微型数显屏。
[0010]作为上述技术方案的进一步描述：
[0011]所述底座和盖板外部之间设置有用于底座和盖板组合固定的扣合部。
[0012]作为上述技术方案的进一步描述：
[0013]所述扣合部包括对称在设置在盖板上方且包围升降滑筒的两个外螺扣块、通过螺纹旋合安装在两个外螺扣块之间的内螺旋套、固定在外螺扣块外部且包覆底座和盖板侧向的扣条和开设在底座侧向且与扣条相对应的扣槽。
[0014]作为上述技术方案的进一步描述：
[0015]所述压片的上端两侧和盖板下端之间对称固定连接有两个折叠弹片。
[0016]作为上述技术方案的进一步描述：
[0017]所述底座的上端为下凹状，所述底座的上端可拆卸安装有用于IC辅助定位的限位框。
[0018]作为上述技术方案的进一步描述：
[0019]所述底座上开设有多个连通IC和电路板的贯通孔，所述导电体设置在贯通孔的内侧。
[0020]作为上述技术方案的进一步描述：
[0021]所述导电体为中部为导电胶柱、两端为导电金属球组合而成的探针。
[0022]综上所述，由于采用了上述技术方案，本技术的有益效果是：
[0023]1、本技术中，通过将原先的刚性探针结构进行了科学合理化改良，改良后的探针结构是由导电胶柱和导电金属球组合而成，这种结构在保证能够正常接电测试的情况下，有效降低探针与IC和PCB之间的接触摩擦力和冲击力，降低了PCB表面镀层脱落、接触不良等问题的发生，从而延长了PCB测试的使用寿命。
[0024]2、本技术中，通过在原先的测试插座结构基础上增加了T型压头、薄片压力传感器和微型数显屏，当下压T型压头时，处于T型压头和压片之间的薄片压力传感器能够直观监测T型压头的下压力，并将数据传输至微型数显屏上进行显示，这种结构能够直观识别测试插座的接触压力，降低了测试过程中接触不良或过压等问题的发生，从而提升了PCB测试的良品率。
附图说明
[0025]图1为本技术提出的一种压力控制DRAM系统级测试芯片测试插座的结构示意简图；
[0026]图2为本技术的立体前仰示意图；
[0027]图3为本技术的立体爆炸示意图；
[0028]图4为本技术中盖板的局部纵切示意图；
[0029]图5为本技术中探针的结构示意图。
[0030]图例说明：
[0031]1、底座；101、扣槽；102、贯通孔；103、限位框；2、盖板；3、外螺扣块；301、扣条；4、内螺旋套；5、升降滑筒；6、T型压头；7、微型数显屏；8、探针；801、导电胶柱；802、导电金属球；9、压片；10、薄片压力传感器；11、折叠弹片；12、IC。
具体实施方式
[0032]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。
[0033]请参阅图1
‑
5，本技术提供一种技术方案：一种压力控制DRAM系统级测试芯片测试插座，包括底座1、设置在底座1上方的盖板2、可拆卸安装在底座1和盖板2之间的IC12
和设置在底座1下端用于连接IC12和电路板电路的导电体，盖板2的中部活动安装有升降滑筒5，升降滑筒5的下端固定连接有与IC12上端面相互贴合的压片9，压片9的上端两侧和盖板2下端之间对称固定连接有两个折叠弹片11，升降滑筒5和压片9之间设置有用于IC12测试过程中下压力监测的压感部，其中，底座1的上端为下凹状，底座1的上端可拆卸安装有用于IC12辅助定位的限位框103，限位框103的设置，可使得IC12上的触点能够精准接触到探针8上的导电金属球802。
[0034]具体的，如图1、图3和图4所示，压感部包括活动安装在升降滑筒5中部的T型压头6、安装在压片9上端且位于T型压头6下方的薄片压力传感器10和嵌设在T型压头6上方且与薄片压力传感器10建立电性连接的微型数显屏7，微型数显屏7上集成有数据处理的MCU，可将薄片压力传感器10传入的压力数据进行分析和计算，然后传输至微型数显屏7上进行显示。
[0035]具体的，如图1
‑
3所示，底座1和盖板2外部之间设置有用于底座1和盖板2组合固定的扣合部，扣合部包括对称在设置在盖板2上方且包围升降滑筒5的两个外螺扣块3、通过螺纹旋合安装在两个外螺扣块3之间的内螺旋套4、固定在外螺扣块3外部且包覆底座1和盖板2侧向的扣条301和开设在底座1侧向且与扣条301相对应的扣槽101，当两个外螺扣块3扣合在盖板2的上方时，扣条301便会扣入到底座1上的扣槽101，将内螺旋套4旋入到两个外螺扣块3之间，盖板2便会锁定在底座1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种压力控制DRAM系统级测试芯片测试插座，包括底座(1)、设置在底座(1)上方的盖板(2)、可拆卸安装在底座(1)和盖板(2)之间的IC(12)和设置在底座(1)下端用于连接IC(12)和电路板电路的导电体，其特征在于，所述盖板(2)的中部活动安装有升降滑筒(5)，所述升降滑筒(5)的下端固定连接有与IC(12)上端面相互贴合的压片(9)，所述升降滑筒(5)和压片(9)之间设置有用于IC(12)测试过程中下压力监测的压感部。2.根据权利要求1所述的一种压力控制DRAM系统级测试芯片测试插座，其特征在于，所述压感部包括活动安装在升降滑筒(5)中部的T型压头(6)、安装在压片(9)上端且位于T型压头(6)下方的薄片压力传感器(10)和嵌设在T型压头(6)上方且与薄片压力传感器(10)建立电性连接的微型数显屏(7)。3.根据权利要求1所述的一种压力控制DRAM系统级测试芯片测试插座，其特征在于，所述底座(1)和盖板(2)外部之间设置有用于底座(1)和盖板(2)组合固定的扣合部。4.根据权利要求3所述的一种压力控制DRAM系统级测试芯片测试插座，其特征在于，所述扣合部...

【专利技术属性】
技术研发人员：陈俊，余森炉，周雷，何洪文，
申请(专利权)人：合肥沛顿存储科技有限公司，
类型：新型
国别省市：