一种压力控制DRAM系统级测试芯片测试插座技术方案

本实用新型专利技术涉及半导体存储芯片封测技术领域，尤其涉及一种压力控制DRAM系统级测试芯片测试插座，包括底座、设置在底座上方的盖板、可拆卸安装在底座和盖板之间的IC和设置在底座下端用于连接IC和电路板电路的导电体，所述盖板的中部活动安装有升降滑筒。本实用新型专利技术中，首先，改良后的探针结构是由导电胶柱和导电金属球组合而成，有效降低探针与IC和PCB之间的接触摩擦力和冲击力，降低了PCB表面镀层脱落、接触不良等问题的发生，其次，通过在原先的测试插座结构基础上增加了T型压头、薄片压力传感器和微型数显屏，能够直观识别测试插座的接触压力，降低了测试过程中接触不良或过压等问题的发生，从而提升了PCB测试的良品率。从而提升了PCB测试的良品率。从而提升了PCB测试的良品率。

【技术实现步骤摘要】
一种压力控制DRAM系统级测试芯片测试插座


[0001]本技术涉及半导体存储芯片封测
，尤其涉及一种压力控制DRAM系统级测试芯片测试插座。

技术介绍

[0002]芯片测试插座(Socket)在存储芯片系统级测试中，是连接芯片与PCB板的连接器插座，主要作用就是满足芯片引脚端子与PCB测试主板的联接需求，在芯片测试环节可以随时拆换芯片，不损坏芯片和PCB，从而实现快速高效的测试。
[0003]目前以上结构存在两个痛点，其一为探针易导致PCB表面损坏，使用一段时间后PCB表面镀层脱落，导致接触不良，影响PCB使用寿命；其二，通过控制行程来保证接触良好，在长期使用过程中，芯片测试插座机械结构会由于IC尺寸的偏差以及结构中弹簧老化，行程不变下接触压力变化，无法直观识别接触压力，导致接触不良或过压，影响测试良率甚至损坏产品。
[0004]有鉴于此，设计制造出一种有效降低测试过程中接触划伤、同时压力可控的的芯片测试插座，在动态随机存取内存系统级测试中显得尤为重要。

技术实现思路

[0005]本技术的目的在于：为了解决传统本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种压力控制DRAM系统级测试芯片测试插座，包括底座(1)、设置在底座(1)上方的盖板(2)、可拆卸安装在底座(1)和盖板(2)之间的IC(12)和设置在底座(1)下端用于连接IC(12)和电路板电路的导电体，其特征在于，所述盖板(2)的中部活动安装有升降滑筒(5)，所述升降滑筒(5)的下端固定连接有与IC(12)上端面相互贴合的压片(9)，所述升降滑筒(5)和压片(9)之间设置有用于IC(12)测试过程中下压力监测的压感部。2.根据权利要求1所述的一种压力控制DRAM系统级测试芯片测试插座，其特征在于，所述压感部包括活动安装在升降滑筒(5)中部的T型压头(6)、安装在压片(9)上端且位于T型压头(6)下方的薄片压力传感器(10)和嵌设在T型压头(6)上方且与薄片压力传感器(10)建立电性连接的微型数显屏(7)。3.根据权利要求1所述的一种压力控制DRAM系统级测试芯片测试插座，其特征在于，所述底座(1)和盖板(2)外部之间设置有用于底座(1)和盖板(2)组合固定的扣合部。4.根据权利要求3所述的一种压力控制DRAM系统级测试芯片测试插座，其特征在于，所述扣合部...

【专利技术属性】
技术研发人员：陈俊，余森炉，周雷，何洪文，
申请(专利权)人：合肥沛顿存储科技有限公司，
类型：新型
国别省市：