包括通路的集成电路器件及其形成方法技术

提供了集成电路器件及其形成方法。集成电路器件可以包括下金属通路、上金属通路、包括接触下金属通路的下表面和接触上金属通路的上表面的下金属线、以及在上金属通路上的上金属线。上金属通路位于下金属线和上金属线之间，并且下金属通路、下金属线和上金属通路中的每个包括钌(Ru)或钼(Mo)。的每个包括钌(Ru)或钼(Mo)。的每个包括钌(Ru)或钼(Mo)。

【技术实现步骤摘要】
包括通路的集成电路器件及其形成方法


[0001]本公开总体上涉及电子领域，更具体地，涉及集成电路器件。

技术介绍

[0002]已提出具有不同配置和材料的各种后段制程(BEOL)结构，以降低其电阻并增加导电元件之间的距离。

技术实现思路

[0003]根据一些实施方式，集成电路器件可以包括下金属通路、上金属通路、包含接触下金属通路的下表面和接触上金属通路的上表面的下金属线、以及在上金属通路上的上金属线。上金属通路位于下金属线和上金属线之间，并且下金属通路、下金属线和上金属通路中的每个包括钌(Ru)或钼(Mo)。
[0004]根据一些实施方式，集成电路器件可以包括金属线和包含上表面的金属通路。上表面的中间部分接触金属线，并且上表面的边缘部分朝向金属通路的下表面凹陷，在边缘部分中产生凹槽。
[0005]根据一些实施方式，形成集成电路器件的方法可以包括：形成包括下绝缘层和在下绝缘层中的下金属通路的下结构；在下结构上形成金属层，金属层接触下金属通路；蚀刻金属层，从而形成初始金属线；蚀刻初始金属线的上部，从而形成接触下金属通路的下金属线和从下金属线突出的上金属通路；以及在上金属通路上形成上金属线。下金属通路和金属层中的每个包括钌(Ru)或钼(Mo)。
附图说明
[0006]图1是示出根据一些实施方式的集成电路器件的图。
[0007]图2是根据一些实施方式的BEOL结构的布局。
[0008]图3A和图3B分别是沿图2中的线A
‑
A和线B
‑r/>B截取的截面图。
[0009]图4、图5、图6和图7均为根据一些实施方式的沿图2中的线A
‑
A截取的截面图。
[0010]图8是根据一些实施方式的形成集成电路器件的方法的流程图。
[0011]图9至图15是示出根据一些实施方式的形成集成电路器件的方法的截面图。
[0012]图16是示出根据一些实施方式的形成集成电路器件的方法的截面图。
[0013]图17是示出根据一些实施方式的形成集成电路器件的方法的截面图。
具体实施方式
[0014]钌(Ru)或钼(Mo)可以用于在BEOL工艺中形成元件(例如，通路或导线)以降低其电阻，且可以在包含Ru和Mo的元件与其它层之间添加粘合层，用于其间更好的粘合。粘合层通常具有比包含Ru和Mo的元件高的电阻，并且可以增加BEOL结构中导电结构的电阻。
[0015]根据一些实施方式，下通路和上通路以及连接这些通路的金属线可以包括相同的
金属元素(例如，Ru或Mo)，且可以在无粘合层的情况下彼此连接。因此，包括该对通路和金属线的导电结构可以具有相对低的电阻。
[0016]根据一些实施方式，可以去除下通路的上表面的边缘部分，以增加下通路和相邻金属线之间的距离。下通路和金属线之间增加的距离可以降低其间电短路的可能性，并且可以提高时间相关的电介质击穿(TDDB)容限。
[0017]图1是示出根据一些实施方式的集成电路器件100的图。集成电路器件100可以包括衬底110、包括在前段制程(FEOL)和中段制程(MEOL)工艺期间形成的元件的FEOL/MEOL结构120、以及包括在BEOL工艺期间形成的元件的BEOL结构130。例如，FEOL/MEOL结构120包括晶体管和/或电容器，BEOL结构130包括金属线和/或金属通路。
[0018]衬底110可以包括一种或更多种半导体材料，例如，Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施方式中，衬底110可以是体衬底(例如，体硅衬底)或绝缘体上半导体(SOI)衬底。例如，衬底110可以是硅晶片。
[0019]衬底110可以包括面向FEOL/MEOL结构120的上表面110U和与上表面110U相对的下表面110L。基板110的上表面110U和下表面110L可以平行于第一水平方向X和第二水平方向Y。在一些实施方式中，第一水平方向X和第二水平方向Y可以彼此垂直。
[0020]图2是根据一些实施方式的BEOL结构的布局，图3A和图3B分别是沿图2中的线A
‑
A和线B
‑
B截取的截面图。
[0021]参照图2、图3A和图3B，BEOL结构可以包括下金属通路15、第一和第二下金属线27
‑
1和27
‑
2以及上金属通路25。第一下金属线27
‑
1可以包括接触下金属通路15的下表面和接触上金属通路25的上表面。如在这里使用的，元件的下表面可以指面向衬底(例如，图1中的衬底110)的表面，元件的上表面可以与其下表面相对。元件的上表面和下表面可以在垂直方向Z上彼此间隔开。垂直方向Z可以垂直于第一水平方向X和第二水平方向Y。
[0022]在一些实施方式中，下金属通路15、第一下金属线27
‑
1和第二下金属线27
‑
2以及上金属通路25中的每个可以包括相同的金属元素，其能够使用减成(subtractive)图案化工艺被图案化。例如，下金属通路15、第一和第二下金属线27
‑
1和27
‑
2以及上金属通路25中的每个可以包括Ru或Mo。在一些实施方式中，下金属通路15、第一和第二下金属线27
‑
1和27
‑
2以及上金属通路25中的每个可以由相同的金属元素(例如，Ru或Mo)组成，并且可以基本上没有其它元素。如在这里使用的，“基本上没有其它元素”意指那些其它元素的量按下金属通路15、第一和第二下金属线27
‑
1和27
‑
2以及上金属通路25中的每个的重量计小于5％、小于3％、小于1％、小于0.5％、小于0.1％、小于0.05％或0％。例如，下金属通路15、第一和第二下金属线27
‑
1和27
‑
2以及上金属通路25中的每个可以由Ru组成。
[0023]在一些实施方式中，下金属通路15可以是第一整体式(monolithic)层(例如，整体式Ru层或整体式Mo层)，第一下金属线27
‑
1和上金属通路25可以共同地为第二整体式层(例如，整体式Ru层或整体式Mo层)。例如，第一下金属线27
‑
1和上金属通路25可以分别是第二整体式层的下部和上部。如图3A所示，第二整体式层在第一水平方向X上的宽度可以随着离下金属通路15的距离增加而减小。在图3A所示的截面图中，第二下金属线27
‑
2可以不连接到上金属通路。
[0024]下金属通路15可以接触第一下金属线27
‑
1，并且在下金属通路15和第一下金属线27
‑
1之间可以不提供粘合层。因此，下金属通路15和第一下金属线27
‑
1的与其间的界面相
邻的部分可以仅包括包含在下金属通路15和第一下金本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路器件，包括：下金属通路；上金属通路；下金属线，包括接触所述下金属通路的下表面和接触所述上金属通路的上表面；以及上金属线，在所述上金属通路上，其中所述上金属通路位于所述下金属线和所述上金属线之间，以及其中所述下金属通路、所述下金属线和所述上金属通路中的每个包括钌(Ru)或钼(Mo)。2.根据权利要求1所述的集成电路器件，其中，所述下金属通路和所述下金属线中的每个是整体式层。3.根据权利要求1所述的集成电路器件，其中，所述下金属通路和所述下金属线之间的界面没有氮。4.根据权利要求1所述的集成电路器件，其中，所述下金属通路、所述下金属线和所述上金属通路中的每个由Ru或Mo组成。5.根据权利要求1所述的集成电路器件，其中，所述下金属线是整体式层的下部，所述上金属通路是所述整体式层的上部。6.根据权利要求5所述的集成电路器件，其中，所述整体式层的宽度随着离所述下金属通路的距离增加而减小。7.根据权利要求1所述的集成电路器件，其中，所述下金属通路的上表面的边缘部分包括凹槽。8.根据权利要求7所述的集成电路器件，进一步包括位于所述凹槽中的绝缘粘合层。9.一种集成电路器件，包括：金属线；和包括上表面的金属通路，其中所述上表面的中间部分接触所述金属线，以及所述上表面的边缘部分朝向所述金属通路的下表面凹陷，在所述边缘部分中产生凹槽。10.根据权利要求9所述的集成电路器件，其中，所述金属线的侧表面和所述凹槽的侧表面形成平坦表面。11.根据权利要求9所述的集成电路器件，进一步包括接触所述金属线的侧表面和所述凹槽的侧表面的绝缘粘合层。12.根据权利要求...

【专利技术属性】
技术研发人员：崔宰铭，徐康一，李长根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：