一种数模转换电路制造技术

一种数模转换电路，属于电子技术领域。包括晶体管ＭＮ０，电阻ＲＡ，ＲＢ，电容Ｃ０，运算放大器ｏｐ和带有电阻补偿网络的电阻分压阵列ＤＡＣ＿ｒｅｓ＿ａｒｒａｙ，其中运算放大器实现钳位功能，并和电阻ＲＢ一起确定晶体管ＭＮ０所在支路的电流，降低了功耗；电阻分压阵列ＤＡＣ＿ｒｅｓ＿ａｒｒａｙ具有一个电阻补偿网络；电阻补偿网络的控制信号受数字输入信号Ｄｉｇｉｔａｌ控制，能够在不同的数字输入信号Ｄｉｇｉｔａｌ下得到相应的补偿电阻值，从而对电阻分压阵列ＡＢ端的等效电阻进行调节，最终保证了ＤＡＣ电路的转换精度。本发明专利技术中的电阻补偿网络采用传输门作为元件，一方面与电阻分压阵列中的传输门的导通电阻高度匹配，提高了电路精度，另一方面，传输门比电阻占用的面积小很多，减小了芯片面积，降低了成本。

【技术实现步骤摘要】

本专利技术属于电子
，涉及一种具有低功耗和高精度的数模转换(DAC)电路。
技术介绍
DAC常作为数字系统和模拟系统之间的接口使用。数模转换电路是接收数字编码信号并提供相应的模拟电流或电压输出信号的译码装置。当输入端接收一组数字编码的信号时，输出端产生以某个参考量为基准的，与输入字变化成比例的模拟信号，这样的电路称为线性DAC。理想的N位分辨率DAC，其对应的模拟信号输出为 Vout = VKEF (bcZ+b^+b^2—......+bN—i2N—0 其中b。，b"2，……bn为输出的数字码，V腳为参考电平。 数字处理技术的快速发展，对DAC提出了更高的要求。例如，更高的速度，更高的分辨率，更低的功耗和更低的工作电压等。常用DAC结构一般主要有电阻分压型DAC、开关电容型DAC、电流驱动型DAC等。 由于电阻分压型DAC(Resistor Divider DAC)结构简单、紧凑、规则，并且由于每个电压抽头的电压值不会低于相邻下面一个抽头的电压值，从而保证了单调性，因此在中低分辨率和中低速的领域里广泛使用。电阻分压型DAC由三个部分组成，如图1所示。第一部分为电阻分压网络，用N个相同阻值的电阻将参考电平VKEF分割为2N个电压值；第二部分为开关阵列，对于给定的输入编码，开关阵列提供一条阻性通路，将对应于输入编码的电平传到输出节点；为了提供适当的阻抗匹配和一定的驱动能力，还需要一个输出缓冲器作为最后一部分。 但现有的电阻分压型DAC存在一些缺点。例如开关阵列通常由MOS管来实现，由于MOS管导通电阻的影响，使得DAC的输出阻抗呈现输入编码调制效应，导致现有的电阻分压型DAC存在精度较低，无法满足应用需求。
技术实现思路
本专利技术的目的是，提供一种数模转换电路(DAC)，与现有的电阻分压型DAC相比，本专利技术克服了由于开关阵列中MOS管的导通电阻而导致DAC输出阻抗呈现输入编码调制效应的问题，从而大大提高了 DAC电路的精度。 本专利技术详细技术方案为 —种数模转换电路，如图2所示，由运算放大器op、晶体管丽0、电阻RA、电阻RB、电容C。和电阻分压阵列DAC_reS_array组成。运算放大器op的正输入端连接基准电压信号Vref 、负输入端通过电阻RB接地、输出端接晶体管丽0的栅极的同时通过电容C。接地；晶体管丽0的漏极通过电阻RA接电源V。、源极接电阻分压阵列DAC_reS_array的端口 A并输出模拟信号Vout ;电阻分压阵列DAC_res_array的端口 B接运算放大器op的负输入端的同时通过电阻Re接地；电阻分压阵列DAC_reS_array的数字信号输入端接数字输入信号4digital。 所述电阻分压阵列DAC_reS_array由粗调电阻Rc，阻值成等比递增的5个串联电阻R。、IVR2、R3和R4，5个传输门，5个反相器和l个电阻补偿网络构成，如图3所示。电阻补偿网络和电阻Rc、 R。、 R2、 R3、 R4依次串联在电阻分压阵列DAC_reS_array的端口 B和端口 A之间；电阻R。、 & 、 R2、 R3和R4的两端分别并联一个传输门T0、 Tl、 T2、 T3和T4 ;数字输入信号digital中的第1位信号Digita1〈0〉接传输门TO的NMOS管栅极的同时通过反相器INVO接传输门TO的PMOS管栅极，数字输入信号digital中的第2位信号Digital〈1〉接传输门Tl的NMOS管栅极的同时通过反相器INV1接传输门Tl的PMOS管栅极，数字输入信号digital中的第3位信号Digital〈2〉接传输门T2的NMOS管栅极的同时通过反相器INV2接传输门T2的PMOS管栅极，数字输入信号digital中的第4位信号Digital〈3〉接传输门T3的NMOS管栅极的同时通过反相器INV3接传输门T3的PMOS管栅极，数字输入信号digital中的第5位信号Digital〈4〉接传输门T4的NMOS管栅极的同时通过反相器INV4接传输门T4的PM0S管栅极。 所述电阻补偿网络，如图4所示，由15个传输门和5个反相器构成。6个传输门T10、Tll、T12、T13、T14、T15依次串联在电阻分压阵列DAC—res—array的端口 B和电阻Rc之间，这6个传输门的PMOS管的栅极都接地，NMOS管的栅极都接电源VD。传输门T0a和TOb串联后的一端在接传输门Til与T12之间，另一端接端口 B ;补偿控制信号COmp_Ctrl中的第1位信号Comp_ctrl〈0>接传输门T0a和TOb的两个NMOS管的栅极，同时通过一反相器接传输门T0a和TOb的两个PMOS管的栅极。传输门Tla和Tib串联后的一端在接传输门T12与T13之间，另一端接端口 B ;补偿控制信号comp_Ctrl中的第2位信号Comp_ctrl〈l>接传输门Tla和Tib的两个NMOS管的栅极，同时通过一个反相器接传输门Tla和Tib的两个PMOS管的栅极。传输门T2a和T2b串联后的一端在接传输门T13与T14之间，另一端接端口 B ;补偿控制信号comp_Ctrl中的第3位信号Comp_ctrl〈2>接传输门T2a和T2b的两个NMOS管的栅极，同时通过一个反相器接传输门T2a和T2b的两个PMOS管的栅极。传输门T3a和T3b串联后的一端在接传输门T14与T15之间，另一端接端口 B ;补偿控制信号comp_ctrl中的第4位信号Comp_ctrl〈3>接传输门T3a和T3b的两个NMOS管的栅极，同时通过一个反相器接传输门T3a和T3b的两个PMOS管的栅极。传输门T4a和T4b串联后的一端在接传输门T15与电阻Rc之间，另一端接端口 B ;补偿控制信号COmp_Ctrl中的第5位信号Comp_ctrl〈4>接传输门T4a和T4b的两个NMOS管的栅极，同时通过一个反相器接传输门T4a和T4b的两个PMOS管的栅极。 所述补偿控制信号COmp_Ctrl与数字输入信号digital满足以下关系当数字输入信号digital为00000时，补偿控制信号comp_Ctrl为00000 ;当数字输入信号digital中有一个1时，补偿控制信号comp_Ctrl为00001 ;当数字输入信号digital中有两个1时，补偿控制信号comp_Ctrl为00011 ;当数字输入信号digital中有三个1时，补偿控制信号comp_ctrl为00111 ;当数字输入信号digital中有四个1时，补偿控制信号comp_ctrl为01111 ;当数字输入信号digital为11111时，补偿控制信号comp_ctrl为11111。 本专利技术的有益效果是 本专利技术提供的一种低功耗高精度DAC电路，与现有的电阻分压型DAC相比，由于采用了电阻补偿网络，克服了由于开关阵列中MOS管的导通电阻而导致DAC输出阻抗呈现输入编码调制效应的问题，从而大大提高了DAC电路的精度，降低了功耗。并且由于补偿网络中用的均是MOS管，而非电阻，所以还减小了芯片面积，降低了成本。附图说明 图1普通电阻分压型DAC电路图。 图2本专利技术提供的DAC电路图。 图3本专利技术提供的DAC中电阻阵列的电路图。本文档来自技高网...

【技术保护点】
一种数模转换电路，由运算放大器ｏｐ、晶体管ＭＮ０、电阻Ｒ↓［Ａ］、电阻Ｒ↓［Ｂ］、电容Ｃ↓［０］和电阻分压阵列ＤＡＣ＿ｒｅｓ＿ａｒｒａｙ组成；运算放大器ｏｐ的正输入端连接基准电压信号Ｖｒｅｆ、负输入端通过电阻Ｒ↓［Ｂ］接地、输出端接晶体管ＭＮ０的栅极的同时通过电容Ｃ↓［０］接地；晶体管ＭＮ０的漏极通过电阻Ｒ↓［Ａ］接电源Ｖ↓［Ｄ］、源极接电阻分压阵列ＤＡＣ＿ｒｅｓ＿ａｒｒａｙ的端口Ａ并输出模拟信号Ｖｏｕｔ；电阻分压阵列ＤＡＣ＿ｒｅｓ＿ａｒｒａｙ的端口Ｂ接运算放大器ｏｐ的负输入ｔｒｌ中的第２位信号Ｃｏｍｐ＿ｃｔｒｌ＜１＞接传输门Ｔ１ａ和Ｔ１ｂ的两个ＮＭＯＳ管的栅极，同时通过一个反相器接传输门Ｔ１ａ和Ｔ１ｂ的两个ＰＭＯＳ管的栅极；传输门Ｔ２ａ和Ｔ２ｂ串联后的一端在接传输门Ｔ１３与Ｔ１４之间，另一端接端口Ｂ；补偿控制信号ｃｏｍｐ＿ｃｔｒｌ中的第３位信号Ｃｏｍｐ＿ｃｔｒｌ＜２＞接传输门Ｔ２ａ和Ｔ２ｂ的两个ＮＭＯＳ管的栅极，同时通过一个反相器接传输门Ｔ２ａ和Ｔ２ｂ的两个ＰＭＯＳ管的栅极；传输门Ｔ３ａ和Ｔ３ｂ串联后的一端在接传输门Ｔ１４与Ｔ１５之间，另一端接端口Ｂ；补偿控制信号ｃｏｍｐ＿ｃｔｒｌ中的第４位信号Ｃｏｍｐ＿ｃｔｒｌ＜３＞接传输门Ｔ３ａ和Ｔ３ｂ的两个ＮＭＯＳ管的栅极，同时通过一个反相器接传输门Ｔ３ａ和Ｔ３ｂ的两个ＰＭＯＳ管的栅极；传输门Ｔ４ａ和Ｔ４ｂ串联后的一端在接传输门Ｔ１５与电阻ＲＣ之间，另一端接端口Ｂ；补偿控制信号ｃｏｍｐ＿ｃｔｒｌ中的第５位信号Ｃｏｍｐ＿ｃｔｒｌ＜４＞接传输门Ｔ４ａ和Ｔ４ｂ的两个ＮＭＯＳ管的栅极，同时通过一个反相器接传输门Ｔ４ａ和Ｔ４ｂ的两个ＰＭＯＳ管的栅极。所述补偿控制信号ｃｏｍｐ＿ｃｔｒｌ与数字输入信号ｄｉｇｉｔａｌ满足以下关系：当数字输入信号ｄｉｇｉｔａｌ为０００００时，补偿控制信号ｃｏｍｐ＿ｃｔｒｌ为０００００；当数字输入信号ｄｉｇｉｔａｌ中有一个１时，补偿控制信号ｃｏｍｐ＿ｃｔｒｌ为００００１；当数字输入信号ｄｉｇｉｔａｌ中有两个１时，补偿控制信号ｃｏｍｐ＿ｃｔｒｌ为０００１１；当数字输入信号ｄｉｇｉｔａｌ中有三个１时，补偿控制信号ｃｏｍｐ＿ｃｔｒｌ为００１１１；当数字输入信号ｄｉｇｉｔａｌ中有四个１时，补偿控制信号ｃｏｍｐ＿ｃｔｒｌ为０１１１１；当数字输入信号ｄｉｇｉｔａｌ为１１１１１时，补偿控制信号ｃｏｍｐ＿ｃｔｒｌ为１１１１１。端的同时通过电阻Ｒ↓［Ｂ］接地；电阻分压阵列Ｄ...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗萍，甄少伟，时婷婷，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]