一种芯片封装结构及其制作方法技术

本发明专利技术提供一种芯片封装结构及其制作方法，该芯片封装结构包括第一封装结构、第二封装结构、第三封装层、基板及互连结构，其中，第一封装结构包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层，第二封装结构包括辅助芯片、第二电极、第二重新布线层、第二焊盘、第二导电柱及第二封装层；第三封装层覆盖第一、二封装结构侧壁并填充第一、二封装结构之间的间隙，第一、二封装结构及第三封装层构成重构晶圆；基板与第一、二焊盘电连接；互连结构包括第一、二互连凸块，第一、二互连凸块分别与相邻的第一、二导电柱电连接。本发明专利技术通过改进芯片封装结构，避免了制作互连芯片的重新布线层，简化了工艺，节省了成本。节省了成本。节省了成本。

【技术实现步骤摘要】
一种芯片封装结构及其制作方法


[0001]本专利技术属于集成电路制造领域，涉及一种芯片封装结构及其制作方法。

技术介绍

[0002]为实现器件的小型化及多功能化，需要多种芯片封装在一起，然而目前对于多芯片的封装，多利用倒装芯片背面的空间，公开号为CN114078803A的专利公开的利用倒装芯片背面空间进行互连的封装结构如图1，包括第一芯片01、第一芯片电极011、第二芯片02、第二芯片电极021、桥接器03、互连焊块031、封装基板04、引出焊块041及第一金属柱05，其采用硅通孔(TSV)工艺将每个芯片需要互连的电极引至芯片的背面，再通过桥接器实现芯片之间的互连，但是采用硅通孔工艺将芯片的电极引至芯片的背面的成本较高；也有采用三维封装技术对多芯片进行封装，公开号为CN115831782A的专利公开了的利用三维封装技术实现芯片互连的三维集成结构如图2，包括第一重构封装体06、第一封装体层060、第三芯片061、第四芯片062、第五芯片063、第二金属柱064、第一连接块065、第一布线层07、第一金属互连层071、第二重构封装体08、第二封装体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构的制作方法，其特征在于，包括以下步骤：形成至少一包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层的第一封装结构，所述第一焊盘与所述第一重新布线层下表层的第一导电互连层电连接，所述第一导电柱通过所述第一导电互连层将至少一所述第一电极引至所述第一封装层的背面；形成至少一包括辅助芯片、第二电极、第二焊盘、第二导电柱及第二封装层的第二封装结构，所述第二焊盘与所述第二重新布线层下表层的第二导电互连层电连接，所述第二导电柱通过所述第二导电互连层将至少一所述第二电极引至所述第二封装层的背面；提供一工艺平台，将所述第一封装结构的所述第一焊盘所在面与所述第二封装结构的所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面，并形成覆盖所述第一封装结构和所述第二封装结构侧壁的第三封装层，以得到重构晶圆；提供一基板，并将所述重构晶圆中的所述第一焊盘和所述第二焊盘与所述基板电连接；提供至少一包括第一互连凸块及第二互连凸块的互连结构，将所述第一互连凸块及所述第二互连凸块分别与相邻的所述第一导电柱和所述第二导电柱电连接。2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：所述第一电极位于所述主芯片的有源面中，所述第一导电互连层与所述第一电极电连接，所述第二电极位于所述辅助芯片的有源面中，所述第二导电互连层与所述第二电极电连接。3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：所述第一封装结构还包括至少一底面显露出与所述第一电极电连接的所述第一导电互连层的第一接触孔，所述第一导电柱填充所述第一接触孔；所述第二封装结构还包括至少一底面显露出与所述第二电极电连接的所述第二导电互连层的第二接触孔，所述第二导电柱填充所述第二接触孔。4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于：将所述第一封装结构的所述第一焊盘所在面与所述第二封装结构的所述第二焊盘所在面向下依次交替间隔放置于所述工艺平台的上表面之后，形成所述第三封装层之前，还包括形成覆盖所述第一封装结构与所述第二封装结构显露表面的封装材料层的步骤。5.根据权利要求3所述的芯片封装结构的制作方法，其特征在于：形成所述封装材料层之后，形成所述第三封装层之前，还包括去...

【专利技术属性】
技术研发人员：郑银光，郑清毅，施佳铭，
申请(专利权)人：芯原微电子成都有限公司芯原微电子南京有限公司芯原微电子海南有限公司芯原科技上海有限公司，
类型：发明
国别省市：