驱动电路及传输系统技术方案

本发明专利技术涉及一种驱动电路及传输系统。驱动电路包括：第一上拉驱动模块，包含多个第一上拉驱动器，用于根据上拉指示信号和驱动选择信号开启至少一个第一上拉驱动器，第一上拉驱动器用于生成具有预设电压的输出信号；上拉控制模块，用于根据上拉指示信号生成上拉控制信号；第二上拉驱动模块，与上拉控制模块连接，用于根据上拉控制信号开启或者关闭，并在开启时拉升输出信号的电压；升压模块，与上拉控制模块连接并与第二上拉驱动模块并联，用于根据上拉控制信号开启或者关闭，并在开启时拉升输出信号的电压；第二上拉驱动模块与升压模块的合并结构与第一上拉驱动器相同并受上拉控制信号控制。驱动电路不会影响到芯片性能。驱动电路不会影响到芯片性能。驱动电路不会影响到芯片性能。

【技术实现步骤摘要】
驱动电路及传输系统


[0001]本专利技术涉及集成电路
，特别是涉及一种驱动电路及传输系统。

技术介绍

[0002]动态随机存取存储器(英文：Dynamic Random Access Memory，简称：DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(英文：bit)是1还是0。
[0003]随着DRAM速度的提高，需要进一步减小发送器的输出阻抗，如由40Ω减小至34Ω。相关技术中，通过增加驱动晶体管的并联数量，可以减小发送器的输出阻抗。
[0004]然而，直接增加驱动晶体管的并联数量，需要相应增加预驱动电路和对应的信号线，使得引脚连接区域的面积增大较多，影响芯片性能。

技术实现思路

[0005]基于此，有必要提供一种可以不会影响到芯片性能的驱动电路及传输系统。
[0006]第一方面，提供了一种驱动电路，所述驱动电路包括：
[0007]第一上拉驱动模块，包含多个第一上拉驱动器，用于根据上拉指示信号和驱动选择信号开启至少一个所述第一上拉驱动器，所述驱本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，所述驱动电路包括：第一上拉驱动模块，包含多个第一上拉驱动器，用于根据上拉指示信号和驱动选择信号开启至少一个所述第一上拉驱动器，所述驱动选择信号用于选择所述第一上拉驱动器的开启数量，所述第一上拉驱动器用于生成具有预设电压的输出信号；上拉控制模块，用于根据所述上拉指示信号生成上拉控制信号；第二上拉驱动模块，与所述上拉控制模块连接，用于根据所述上拉控制信号开启或者关闭，并在开启时拉升所述输出信号的电压；升压模块，与所述上拉控制模块连接并与所述第二上拉驱动模块并联，用于根据所述上拉控制信号开启或者关闭，并在开启时拉升所述输出信号的电压；所述第二上拉驱动模块与所述升压模块的合并结构与所述第一上拉驱动器相同并受所述上拉控制信号控制。2.根据权利要求1所述的驱动电路，其特征在于，所述上拉控制信号为第一上拉控制信号或者第二上拉控制信号，所述第一上拉控制信号用于驱动所述升压模块开启，所述第二上拉控制信号用于驱动所述升压模块和所述第二上拉驱动模块开启；所述上拉控制模块还用于接收标识信号，若所述标识信号处于第一电平，则生成所述第一上拉控制信号；若所述标识信号处于第二电平，则生成所述第二上拉控制信号。3.根据权利要求2所述的驱动电路，其特征在于，所述第一上拉控制信号和所述第二上拉控制信号均为脉冲信号，所述第一上拉控制信号的脉冲宽度小于所述第二上拉控制信号的脉冲宽度。4.根据权利要求3所述的驱动电路，其特征在于，所述上拉指示信号为脉冲信号，所述第二上拉控制信号的脉冲宽度与所述上拉指示信号的脉冲宽度相同。5....

【专利技术属性】
技术研发人员：徐迪恺，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：