一种信号采样电路以及半导体存储器制造技术

本公开实施例提供了一种信号采样电路以及半导体存储器，该信号采样电路包括：信号输入电路，用于根据第一时钟信号、第一片选信号和第一命令地址信号，确定待处理指令信号和待处理片选信号；时钟处理电路，用于根据第一时钟信号对待处理片选信号进行两级采样处理和逻辑运算处理，得到片选时钟信号；片选控制电路，用于根据第一时钟信号对待处理片选信号进行采样处理，得到中间片选信号，以及对中间片选信号、待处理片选信号和待处理指令信号进行逻辑运算，得到指令译码信号；输出采样电路，用于根据片选时钟信号对指令译码信号进行采样处理，得到目标指令信号。这样，该信号采样电路可以提升指令译码的准确度。可以提升指令译码的准确度。可以提升指令译码的准确度。

【技术实现步骤摘要】
一种信号采样电路以及半导体存储器


[0001]本公开涉及集成电路
，尤其涉及一种信号采样电路以及半导体存储器。

技术介绍

[0002]随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(Double Data Rate，DDR)传输的存储器等器件。
[0003]在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中，命令地址(Command/Address，CMD/ADD，或者简称为CA)信号既可以作为地址进行采样又可以作为指令进行采样译码。目前，对于NT ODT CMD信号来说，由于片选信号为连续两个时钟周期的低电平，那么在第二个时钟周期容易发生错误译码行为。

技术实现思路

[0004]本公开提供了一种信号采样电路以及半导体存储器，可以提高指令译码的准确度。
[0005]第一方面，本公开实施例提供了一种信号采样电路，该信号采样电路包括信号输入电路、时钟处理电路、片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号采样电路，其特征在于，所述信号采样电路包括信号输入电路、时钟处理电路、片选控制电路和输出采样电路；其中，所述信号输入电路，用于根据第一时钟信号、第一片选信号和第一命令地址信号，确定待处理指令信号和待处理片选信号；其中，所述第一时钟信号的时钟周期为预设时钟周期的2倍；所述时钟处理电路，用于根据所述第一时钟信号对所述待处理片选信号进行两级采样处理和逻辑运算处理，得到片选时钟信号；其中，所述片选时钟信号包括两个脉冲，且每个脉冲的脉冲宽度为所述预设时钟周期；所述片选控制电路，用于根据所述第一时钟信号对所述待处理片选信号进行采样处理，得到中间片选信号，以及对所述中间片选信号、所述待处理片选信号和所述待处理指令信号进行逻辑运算，得到指令译码信号；所述输出采样电路，用于根据所述片选时钟信号对所述指令译码信号进行采样处理，得到目标指令信号。2.根据权利要求1所述的信号采样电路，其特征在于，所述信号输入电路包括第一接收电路、第二接收电路、第三接收电路和输入采样电路；其中，所述第一接收电路，用于接收初始命令地址信号，输出所述第一命令地址信号；所述第二接收电路，用于接收初始片选信号，输出所述第一片选信号；所述第三接收电路，用于接收初始时钟信号，并对所述初始时钟信号进行分频处理，输出第一时钟奇信号和第一时钟偶信号；所述输入采样电路，用于根据所述第一时钟信号对所述第一片选信号和所述第一命令地址信号进行采样处理，得到所述待处理指令信号和所述待处理片选信号；其中，所述初始时钟信号的时钟周期为所述预设时钟周期，所述第一时钟信号是由所述第一时钟奇信号和所述第一时钟偶信号组成，所述第一时钟奇信号和所述第一时钟偶信号各自的时钟周期均是所述预设时钟周期的2倍，且所述第一时钟奇信号和所述第一时钟偶信号之间的相位差为180度。3.根据权利要求2所述的信号采样电路，其特征在于，所述输入采样电路包括第一采样电路、第二采样电路、第三采样电路和第四采样电路；其中，所述第一采样电路，用于根据所述第一时钟偶信号对所述第一命令地址信号进行采样处理，得到待处理指令偶信号；所述第二采样电路，用于根据所述第一时钟奇信号对所述第一命令地址信号进行采样处理，得到待处理指令奇信号；所述第三采样电路，用于根据所述第一时钟偶信号对所述第一片选信号进行采样及反相处理，得到待处理片选偶信号；所述第四采样电路，用于根据所述第一时钟奇信号对所述第一片选信号进行采样及反相处理，得到待处理片选奇信号；其中，所述待处理指令信号是由所述待处理指令偶信号和所述待处理指令奇信号组成，所述待处理片选信号是由所述待处理片选偶信号和所述待处理片选奇信号组成。4.根据权利要求3所述的信号采样电路，其特征在于，所述第一采样电路包括第一触发器，且所述第一触发器的输入端与所述第一命令地址
信号连接，所述第一触发器的时钟端与所述第一时钟偶信号连接，所述第一触发器的输出端用于输出所述待处理指令偶信号；所述第二采样电路包括第二触发器，且所述第二触发器的输入端与所述第一命令地址信号连接，所述第二触发器的时钟端与所述第一时钟奇信号连接，所述第二触发器的输出端用于输出所述待处理指令奇信号；所述第三采样电路包括第三触发器和第一反相器，且所述第三触发器的输入端与所述第一片选信号连接，所述第三触发器的时钟端与所述第一时钟偶信号连接，所述第三触发器的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端用于输出所述待处理片选偶信号；所述第四采样电路包括第四触发器和第二反相器，且所述第四触发器的输入端与所述第一片选信号连接，所述第四触发器的时钟端与所述第一时钟奇信号连接，所述第四触发器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端用于输出所述待处理片选奇信号。5.根据权利要求3所述的信号采样电路，其特征在于，所述时钟处理电路包括第五采样电路、第六采样电路、第一逻辑电路和第二逻辑电路；其中，所述第五采样电路，用于利用所述第一时钟奇信号对所述待处理片选偶信号进行第一级采样处理，得到第一片选采样奇信号；并利用所述第一时钟奇信号对所述第一片选采样奇信号进行第二级采样处理，得到第二片选采样奇信号；所述第六采样电路，用于利用所述第一时钟偶信号对所述待处理片选奇信号进行第一级采样处理，得到第一片选采样偶信号；并利用所述第一时钟偶信号对所述第一片选采样偶信号进行第二级采样处理，得到第二片选采样偶信号；所述第一逻辑电路，用于对所述第一时钟奇信号、所述第一片选采样奇信号和所述第二片选采样奇信号进行逻辑运算，得到片选时钟奇信号；所述第二逻辑电路，用于对所述第一时钟偶信号、所述第一片选采样偶信号和所述第二片选采样偶信号进行逻辑运算，得到片选时钟偶信号；其中，所述片选时钟信号是由所述片选时钟偶信号和所述片选时钟奇信号组成。6.根据权利要求5所述的信号采样电路，其特征在于，所述第一级采样处理是指上升沿采样处理，所述第二级采样处理是指下降沿采样处理。7.根据权利要求5所述的信号采样电路，其特征在于，所述第五采样电路包括第五触发器、第一非门和第六触发器；其中，所述第五触发器的输入端与所述待处理片选偶信号连接，所述第五触发器的时钟端与所述第一时钟奇信号连接，所述第五触发器的输出端用于输出所述第一片选采样奇信号，且所述第六触发器的输入端与所述第五触发器的输出端连接，所述第一非门的输入端与所述第一时钟奇信号连接，所述第一非门的输出端与所述第六触发器的时钟端连接，所述第六触发器的输出端用于输出所述第二片选采样奇信号；所述第六采样电路包括第七触发器、第二非门和第八触发器；其中，所述第七触发器的输入端与所述待处理片选奇信号连接，所述第七触发器的时钟端与所述第一时钟偶信号连接，所述第七触发器的输出端用于输出所述第一片选采样偶信号，且所述第八触发器的输入端与所述第七触发器的输出端连接，所述第二非门的输入端与所
述第一时钟偶信号连接，所述第二非门的输出端与所述第八触发器的时钟端连接，所述第八触发器的输出端用于输出所述第二片选采样偶信号。8.根据权利要求5所述的信号采样电路，其特征在于，所述第一逻辑电路包括第一或门和第一与门；其中，所述第一或门，用于对所述第一片选采样奇信号和所述第二片选采样奇信号进行或运算，得到中间奇信号；所述第一与门，用于对所述中间奇信号和所述第一时钟奇信号进行与运算，得到所述片选时钟奇信号；所述第二逻辑电路包括第二或门和第二与门；其中，所述第二或门，用于对所述第...

【专利技术属性】
技术研发人员：黄泽群，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：