模数转换器中添加的抖动的噪声整形制造技术

本申请公开模数转换器中添加的抖动的噪声整形。一种利用抖动来减少乘性噪声的模数转换器电路模块。抖动生成电路(310、320)生成经噪声整形的模拟抖动信号，该信号在低于截止频率的频率处具有比在高于截止频率的频率处更低的幅度。将经噪声整形的模拟抖动信号添加(112)到要转换的输入模拟信号，并将求和信号应用于模数转换器(100)。抖动生成电路(310、320)可以被实施为模拟抖动生成器(312)后跟随模拟高通滤波器(314)。抖动生成电路(320)可以替代地以数字方式实施，例如利用将高通数字滤波器应用于伪随机二进制序列(322)的数字噪声整形滤波器(324)。可替代地，数字抖动生成电路可以由一个或多个1比特Σ

【技术实现步骤摘要】
模数转换器中添加的抖动的噪声整形


[0001]本申请涉及数字信号处理，并且更具体地涉及在这种信号处理中将模拟信号转换为数字数据时的误差补偿。

技术介绍

[0002]现代信号处理系统在物理世界中的应用往往涉及将模拟域中的信号转换为数字数据。模数转换器(ADC)是指执行此转换的系统部件。现代ADC以各种架构和方法实施，在诸如分辨率、带宽、精度、功耗和操作温度范围的指标上提供了广泛的ADC性能。可以根据预期的系统应用和功能，诸如在数据采集、通信、仪器仪表、信号处理接口等方面，从各种ADC方法中进行选择。
[0003]误差的补偿或校正是这些ADC架构中的任何一个架构所关注的问题。除了由于实际电路实施方式和操作条件中的变化和非理想性导致的误差之外，采样误差和量化误差在任何模数转换中都是固有的。采样误差是指在离散时间获得的样本序列对实际模拟信号的表示不准确。量化误差是指实际模拟输入信号幅度与ADC在每个采样时刻的最近可用数字值之间的差，并且通常被表征为非线性误差。
[0004]用于减少ADC中量化误差的传统技术是在量化之前向输入信号添加“抖动”或随机噪声。添加的抖动可以是模拟噪声的形式，或者可以是在与模拟输入信号组合之前被转换为模拟的数字伪随机模式。在ADC的量化误差取决于输入信号的程度上，向输入信号添加抖动可以去除这种确定性关系(deterministic link)，从而改善ADC的线性度。一些常规系统将“大信号”抖动应用于输入信号，其中抖动的幅度大于ADC的满标度(full scale)幅度的1/10。已经观察到这样的大信号抖动在被定义为基本信号与最大杂散信号分量的比率的无杂散动态范围(SFDR)的重要度量中获得显著改善。
[0005]然而，添加到输入信号的抖动本身就是附加噪声，并且可以影响ADC的信噪比(SNR)。在将宽带抖动添加到输入信号的一些实施方式中，从ADC的数字输出中减去插入的抖动的数字表示，以减少抖动噪声的影响。在其他实施方式中，添加的抖动被频带限制到感兴趣频率之外的频率，通常通过低通滤波器将抖动限制到较低的频率(例如，在RF应用中，0
–
100MHz)。抖动的这种频带限制消除了在输出处进行减法的需要。
[0006]正是在这种上下文中，出现了本文所描述的实施例。

技术实现思路

[0007]根据一个方面，一种模数转换器模块包括模数转换器(ADC)，该ADC具有耦合到加法器的模拟输入，并且接收与模拟抖动信号组合的输入模拟信号。抖动生成电路生成经噪声整形的模拟抖动信号，该信号在低于截止频率的频率处具有比在高于截止频率的频率处更低的幅度。
[0008]根据另一个方面，一种电路包括ADC，模数转换器(ADC)具有耦合到加法器的模拟输入，并且接收与模拟抖动信号组合的输入模拟信号。抖动生成电路包括被配置为生成伪
随机二进制序列(PRBS)的数字电路、被配置为向PRBS应用高通滤波器特性的数字噪声整形滤波器，以及被配置为将数字抖动序列转换为模拟数字抖动信号的数模转换器(DAC)。
[0009]根据另一个方面，一种电路包括ADC，模数转换器(ADC)具有耦合到加法器的模拟输入，并且接收与模拟抖动信号组合的输入模拟信号。抖动生成电路包括：一个或多个1比特Σ
‑
Δ调制器，每个调制器生成数字抖动序列中的多个字中的每个字中的1个比特；以及数模转换器(DAC)，该DAC被配置为将数字抖动序列转换为模拟数字抖动信号。
[0010]由这些方面中的一个或多个方面实现的技术优势可以包括ADC电路模块，在该ADC电路模块中可以生成用于添加到模拟输入信号的频带受限的抖动以减少输出数字序列的功率谱中的乘性噪声、特别是减少在接近输入信号中的基频或载波音调的频率处的相位噪声，同时在无杂散动态范围(SFDR)性能方面提供良好的改善。
[0011]通过参考以下说明书及其附图，所公开的各方面所实现的其他技术优势对于本领域的普通技术人员将是显而易见的。
附图说明
[0012]图1是根据示例实施例的模数转换器(ADC)电路模块的框图形式的电气图。
[0013]图2是由常规ADC电路模块从RF输入信号生成的数字序列的功率谱图。
[0014]图3A是根据示例实施例的包括模拟抖动生成电路的模数转换器(ADC)电路模块的框图形式的电气图。
[0015]图3B是根据示例实施例的包括数字抖动生成电路的模数转换器(ADC)电路模块的框图形式的电气图。
[0016]图4A是与从伪随机二进制序列(PRBS)产生的功率谱相比，由根据图3B的示例实施例的数字抖动生成电路生成的抖动信号的示例功率谱图。
[0017]图4B示出了与使用从PRBS生成的抖动的功率谱相比，由ADC电路模块从具有由根据图3B的示例实施例的数字抖动生成电路生成的抖动的RF输入信号生成的数字输出序列的功率谱图。
[0018]图4C是根据图3B的示例实施例的数字抖动生成电路中的噪声整形滤波器的z域表示。
[0019]图4D是与使用从PRBS生成的抖动的功率谱相比，由根据图3B的示例实施例的数字抖动生成电路生成的数字抖动序列的量化概率的归一化抖动直方图。
[0020]图5A是根据另一示例实施例的包括数字抖动生成电路的模数转换器(ADC)电路模块的框图形式的电气图。
[0021]图5B示出了与图4B所示的功率谱相比，由ADC电路模块从具有由根据图5A的示例实施例的抖动生成电路生成的抖动的RF输入信号生成的数字输出序列的功率谱图。
[0022]图5C是由根据图5A的示例实施例的数字抖动生成电路生成的数字抖动序列的量化概率的归一化抖动直方图。
[0023]在附图中使用相同的附图标记或其他附图指示符来示出相同或相似(在功能和/或结构上)的特征。
具体实施方式
[0024]本说明书中描述的一个或多个实施例被实施到利用频带受限的抖动的模数转换器(ADC)电路模块中，因为可以设想到，这样的实施方式在该上下文中是特别有利的。然而，也可以设想，这些实施例的各方面可以有益地应用于其他架构的ADC，以及涉及模拟信号电平的量化的其他应用。因此，应当理解，以下描述仅通过示例的方式提供，而不旨在限制所要求保护的本专利技术的真实范围。
[0025]图1示出了其中可以实施示例实施例的ADC电路模块。图1的ADC电路模块可以被实施为大规模集成电路(诸如微控制器、半定制或专用集成电路等)中的系统、子系统或功能块或模块；可替代地，ADC电路模块本身可以被实施为单独的ADC集成电路。ADC电路模块的其他实施方式是可设想的，并且对于本领域技术人员来说将是显而易见的。在图1的示例中，ADC电路模块包括通用形式的ADC 100，其包括采样保持放大器(SHA)电路102后跟随量化器104。SHA102接收输入模拟时变信号x(t)，并以采样频率f
s
对该信号x(t)进行采样以创建采样序列x
s
[n]，其中n是序列中给定值的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模数转换器电路模块，包括：模数转换器ADC，所述ADC具有模拟输入和数字输出；加法器，所述加法器具有适于接收输入模拟信号的第一输入，具有第二输入，并且具有耦合到所述ADC的所述模拟输入的输出；以及抖动生成电路，所述抖动生成电路具有耦合到所述加法器的所述第二输入的输出，并且被配置为生成经噪声整形的模拟抖动信号，所述经噪声整形的模拟抖动信号在低于截止频率的频率处具有比在高于所述截止频率的频率处更低的幅度。2.根据权利要求1所述的电路模块，其中，所述抖动生成电路包括：抖动生成器，所述抖动生成器用于生成抖动信号；以及噪声整形滤波器，所述噪声整形滤波器具有耦合到所述抖动生成器的输出的输入和耦合到所述加法器的所述第二输入的输出，所述噪声整形滤波器被配置为减小所述抖动信号在低于所述截止频率的频率处的所述幅度。3.根据权利要求2所述的电路模块，其中，所述抖动生成器包括模拟抖动生成器电路；并且其中，所述噪声整形滤波器包括模拟高通滤波器。4.根据权利要求3所述的电路模块，其中，所述抖动生成电路进一步包括：模拟低通滤波器，所述模拟低通滤波器与所述噪声整形滤波器串联耦合在所述抖动生成器的所述输出和所述加法器的所述第二输入之间。5.根据权利要求2所述的电路模块，其中，所述抖动生成器包括：数字电路，所述数字电路被配置为生成伪随机二进制序列PRBS；其中，所述噪声整形滤波器包括：数字噪声整形滤波器，所述数字噪声整形滤波器被配置为将高通滤波器特性应用于所述PRBS以生成经噪声整形的数字抖动序列；并且其中，所述抖动生成电路进一步包括：数模转换器DAC，所述DAC具有经耦合以从所述数字噪声整形滤波器接收所述数字抖动序列的输入，并且具有被耦合到所述加法器的所述第二输入的输出，所述DAC被配置以将所述数字抖动序列转换为模拟数字抖动信号。6.根据权利要求5所述的电路模块，其中，所述噪声整形滤波器被配置为将二阶高通滤波器特性应用于所述PRBS。7.根据权利要求5所述的电路模块，其中，所述抖动生成电路进一步包括：模拟低通滤波器，所述模拟低通滤波器具有耦合到所述DAC的所述输出的输入和耦合到所述加法器的所述第二输入的输出。8.根据权利要求5所述的电路模块，其中，所述ADC具有满标度动态范围；其中，所述抖动生成电路进一步包括：放大器，所述放大器具有耦合到所述DAC的所述输出的输入和耦合到所述加法器的所述第二输入的输出，所述放大器将增益应用于所述模拟数字抖动信号，从而对应于所述ADC的所述满标度动态范围。9.根据权利要求1所述的电路模块，其中，所述抖动生成电路包括：一个或多个1比特Σ
‑
Δ调制器，每个调制器生成数字抖动序列中的多个字中的每个字中的1个比特；以及
数模转换器DAC，所述DAC具有经耦合以从所述一个或多个Σ
‑
Δ调制器接收所述数字抖动序列的输入，并且具有被耦合到所述加法器的所述第二输入的输出，所述DAC被配置以将所述数字抖动序列转换为模拟数字抖动信号。10.根据权利要求9所述的电路模块，其中，所述抖动生成电路包括所述一个或多个1比特Σ
‑
Δ调制器中的两个。11.根据权利要求9所述的电路模块，其中，所述抖动生成电路进一步包括：模拟低通滤波器，所述模拟低...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：