一种SARADC及其回踢噪声影响的降低方法技术

本发明专利技术公开了一种SARADC及其回踢噪声影响的降低方法，包括：在ADC参考驱动的偏置电阻两端并联第一滤波电容；第二滤波电容的一端连接在ADC参考驱动的第一开关与第二开关之间，所述第二滤波电容的另一端连接在比较器的接地端，所述电容阵列的一端连接在ADC参考驱动的第一开关与第二开关之间，所述电容阵列的另一端连接在所述比较器的输入端。本发明专利技术公开的技术内容，通过简单有效的方法，减弱回踢噪声对参考驱动的影响，进而提升整体SARADC的SFDR。SFDR。SFDR。

【技术实现步骤摘要】
一种SARADC及其回踢噪声影响的降低方法


[0001]本专利技术涉及微电子
，更具体地，涉及一种SARADC及其回踢噪声影响的降低方法。

技术介绍

[0002]通常高速SARADC的回踢发生在比较器的输入端，该点是整个ADC模拟信号的交汇点，对噪声非常敏感，如果PN两端的阻抗不同，则回踢会非均匀的耦合到电容阵列的参考端，即SARADC的参考驱动上，进而共模的噪声转化为差模的噪声，引入非线性。
[0003]针对两级比较器，目前通常的解决办法是在比较器的输入端加入回踢抵消电容，通过反向的回踢将由于回踢造成的电荷损失补偿回来，如图所示，是一个比较器的第一级，两个接在比较器输入的电容容值与输入管的cgd一致。
[0004]时钟下降沿时候，比较起reset，由输入管cgd引入较大的回踢噪声，输入挂接的两颗电容容值与cgd一致，通过反向注入电荷，抵消了一部分回踢噪声。
[0005]现有技术的缺点第一个缺点是，高速比较器往往速度极快，为了保证比较器的延迟与分辨率，输入管通常较大，为了实现回踢噪声的抵消，接在clkb上的电容通常要求与输入对管引入的寄生电容一致，该电容较大，由于工作时该电容接在电容阵列顶板上，故会造成额外的增益误差。
[0006]第二个缺点来源于版图，由于比较器输入级的面积通常较大，该架构又要求额外的绕线连接反相时钟，故该架构的面积较大。
[0007]因此，如何提供一种SARADC及其回踢噪声影响的降低方法成为本领域亟需解决的技术难题。

技术实现思路

[0008]本专利技术的目的是提供一种SARADC及其回踢噪声影响的降低方法。
[0009]根据本专利技术的第一方面，提供了一种SARADC回踢噪声影响的降低方法，包括，在ADC参考驱动的偏置电阻两端并联第一滤波电容；第二滤波电容的一端连接在ADC参考驱动的第一开关与第二开关之间和电容阵列上，所述第二滤波电容的另一端连接在比较器的接地端，所述电容阵列的一端连接在ADC参考驱动的第一开关与第二开关之间，所述电容阵列的另一端连接在所述比较器的输入端。
[0010]可选地，第一滤波电容应当满足：1/（2
×
π
×
R1
×
C1）= Fsw其中，C1为第一滤波电容，R1为ADC参考驱动的偏置电阻，Fsw为第一开关S1与第二开关S1b的动作频率。
[0011]可选地，所述第二滤波电容与电容阵列的底板之间小于预设距离。
[0012]可选地，所述第二滤波电容的电容值等于第一滤波电容的电容值。
[0013]可选地，所述第二滤波电容布置方法包括：1. 在原本的电容阵列C2底板处增加额外的版图走线结构，等效于增加C2底板对地的电容，如图2所示。
[0014]2. 在C2的底板与地之间增加滤波电容。
[0015]根据本专利技术的第二方面，提供了一种SARADC，包括本专利技术第一方面任一项所述的SARADC回踢噪声影响的降低方法。
[0016]根据本专利技术公开的
技术实现思路
，具有如下有益效果：通过简单有效的方法，减弱回踢噪声对参考驱动的影响，进而提升整体SARADC的SFDR。
[0017]通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得清楚。
附图说明
[0018]被结合在说明书中并构成说明书的一部分的附图示出了本专利技术的实施例，并且连同其说明一起用于解释本专利技术的原理。
[0019]图1为根据实施例提供的一种SARADC回踢噪声影响的降低方法示意图；图2为根据实施例提供的第二滤波电容C3布置。
具体实施方式
[0020]现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。
[0021]以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。
[0022]对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
[0023]在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
[0024]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
[0025]根据本专利技术的第一方面，如图1所示，提供了一种SARADC回踢噪声影响的降低方法，包括，在ADC参考驱动的偏置电阻两端并联第一滤波电容C1；第二滤波电容C3的一端连接在ADC参考驱动的第一开关S1与第二开关S1b之间，所述第二滤波电容C3的另一端连接在比较器的接地端；所述电容阵列C2的一端连接在ADC参考驱动的第一开关S1与第二开关S1b之间，所述电容阵列C2的另一端连接在所述比较器的输入端；其中SARADC为逐次逼近型模拟数字转换器。
[0026]增加第一滤波电容C1和第二滤波电容C3从而大幅度滤除了比较器回踢噪声及电路内部开关噪声对参考驱动的影响。
[0027]第一开关S1与第二开关S1b受SAR逻辑控制。
[0028]在一些实施例中，第一滤波电容C1用于滤除第一开关S1与第二开关S1b开合导致
的阻抗变化对参考驱动的影响，同时可以滤除比较器回踢噪声对参考驱动的影响，第一滤波电容C1应当满足：1/（2
×
π
×
R1
×
C1）=Fsw其中，R1为ADC参考驱动的偏置电阻，其大小由参考驱动电压决定；Fsw为第一开关S1与第二开关S1b的动作频率。
[0029]在一些实施例中，所述第二滤波电容C3与电容阵列C2的底板之间小于预设距离，用于稳定C2的底板的电压，防止由于回踢引起的电压波动影响C 2的底板电压。
[0030]在一些实施例中，所述第二滤波电容C3的电容值等于第一滤波电容C1的电容值。
[0031]在一些实施例中，如图2所示，所述第二滤波电容C3布置方法包括：1. 在原本的C2底板处增加额外的版图走线结构，等效于增加C2底板对地的电容，如图2所示。
[0032]2. 在C2的底板与地之间增加电容。
[0033]通过有意识地引入底板对地的寄生，可以非常有效地滤除回踢噪声。当回踢噪声通过栅漏寄生电容注入电容阵列顶板的时候，该噪声转化为电荷并导致电容顶板的电压变化，相应的电容底板此时接入参考驱动，故该回踢也会导致参考驱动的输出出现一定的变化，当电容底板接入较大的电容的时候，顶板电压变化引入的噪声会被底板处的对地电容分压，进而减少其对参考驱动的影响。
[0034]在一些实施例中，也可以通过在ADC参考驱动的输出处加入对地的滤波电容，进一步滤除由于回踢噪声造成的影响。由于参考驱动的速度要求，通常很少有人将去耦电容的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SARADC回踢噪声影响的降低方法，其特征在于，包括：在ADC参考驱动的偏置电阻两端并联第一滤波电容；第二滤波电容的一端连接在ADC参考驱动的第一开关与第二开关之间，所述第二滤波电容的另一端连接在比较器的接地端，电容阵列的一端连接在ADC参考驱动的第一开关与第二开关之间，所述电容阵列的另一端连接在所述比较器的输入端。2.根据权利要求1所述的SARADC回踢噪声影响的降低方法，其特征在于，第一滤波电容应当满足：1/（2
×
π
×
R1
×
C1）= Fsw其中，C1为第一滤波电容，...

【专利技术属性】
技术研发人员：胡国盛，
申请(专利权)人：芯迈微半导体上海有限公司，
类型：发明
国别省市：