增强型AlGaN/GaN基HEMT器件的制备方法技术

本发明专利技术提供一种增强型AlGaN/GaN基HEMT器件的制备方法，在AlGaN/GaN异质结上形成InGaN层，以图形化的InGaN层作为掩膜形成P

【技术实现步骤摘要】
增强型AlGaN/GaN基HEMT器件的制备方法


[0001]本专利技术属于半导体
，涉及一种增强型AlGaN/GaN基HEMT器件的制备方法。

技术介绍

[0002]基于AlGaN/GaN异质结的高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)由于具有自发极化和压电极化效应，无需掺杂即可提供高密度、高迁移率的电子：二维电子气(2DEG)，2DEG在功率器件漏极和源极之间形成通道，从而AlGaN/GaN异质结是高频率、高功率、耐高压、高温的电子器件的理想选择。
[0003]受III族氮化物极化效应的影响，常规AlGaN/GaN基HEMT为耗尽型(常开)器件，即当栅源电压为零时，漏源极之间存在2DEG通道，器件导通，当栅源电压小于零时，漏源极2DEG通道断开，器件截止。而增强型(常关)器件由于不需要在IC设计时施加负的栅电压使器件关断，从而能够降低器件设计的复杂程度。
[0004]对于数字IC、MMIC的设计，增强型器件的应用必不可少，从而研发实现增强型AlGaN/GaN基HEMT器件是AlGaN/GaN基HEMT器件走向大规模应用的关键。
[0005]目前，关于增强型AlGaN/GaN基HEMT器件的制备已经有一些方案，主要包括凹栅结构、栅下氟(F)离子注入技术、P
‑
GaN栅技术、级联结构。其中凹栅结构与F离子注入技术工艺过程中易造成器件可靠性问题；级联结构通过将增强型Si基MOSFET与耗尽型AlGaN/GaN基HEMT器件串联实现增强型，但制作成本高、电路结构复杂、应用环境也受Si基材料的影响，被认为是实现增强型AlGaN/GaN基HEMT器件的一个过渡方案；P
‑
GaN栅技术是目前产业使用的一种主要方案，然而该技术在器件制备过程中需要保留栅下P
‑
GaN层，刻蚀掉其它区域的P
‑
GaN层以露出AlGaN势垒层，如何在刻蚀过程中精确控制刻蚀停止在AlGaN势垒层，以及避免刻蚀损伤引入的电流崩塌问题，是目前P
‑
GaN栅技术面临的难题。
[0006]因此，提供一种增强型AlGaN/GaN基HEMT器件的制备方法，实属必要。

技术实现思路

[0007]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种增强型AlGaN/GaN基HEMT器件的制备方法，用于解决现有技术中在进行P
‑
GaN栅技术时难以对刻蚀工艺进行良好控制的问题。
[0008]为实现上述目的及其他相关目的，本专利技术提供一种增强型AlGaN/GaN基HEMT器件的制备方法，包括以下步骤：
[0009]提供衬底；
[0010]于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层及AlGaN势垒层；
[0011]于所述外延结构上形成InGaN层；
[0012]于所述InGaN层上形成SiN层；
[0013]图形化所述SiN层，显露部分所述InGaN层；
[0014]以所述SiN层作为掩膜，刻蚀所述InGaN层，形成显露部分所述AlGaN势垒层的凹槽；
[0015]于所述凹槽中形成P
‑
GaN层；
[0016]去除所述SiN层；
[0017]进行热分解去除所述InGaN层，以显露所述AlGaN势垒层；
[0018]于所述P
‑
GaN层上形成栅金属电极。
[0019]可选地，采用MOCVD法进行热分解，且热分解的温度包括1000℃～1150℃。
[0020]可选地，所述InGaN层中In组分的摩尔分数为5％～25％，厚度为80nm～100nm。
[0021]可选地，采用MBE法形成所述P
‑
GaN层，且温度包括700℃～800℃。
[0022]可选地，所述P
‑
GaN层的厚度为80nm～100nm，所述P
‑
GaN层的掺杂浓度为1E19cm
‑3～3E19cm
‑3。
[0023]可选地，采用BOE湿法腐蚀工艺去除所述SiN层。
[0024]可选地，还包括于所述AlGaN势垒层上形成源漏金属电极的步骤。
[0025]可选地，所述衬底包括碳化硅衬底、蓝宝石衬底、硅衬底、氮化镓衬底、氮化铝衬底或石墨烯衬底。
[0026]可选地，形成的所述外延结构中还包括与所述衬底相接触的成核层及位于所述成核层与所述GaN沟道层之间的缓冲层。
[0027]可选地，所述缓冲层包括掺杂GaN层，且掺杂离子包括Fe离子及C离子中的一种或组合。
[0028]如上所述，本专利技术的增强型AlGaN/GaN基HEMT器件的制备方法，在AlGaN/GaN异质结上形成InGaN层，以图形化的InGaN层作为掩膜形成P
‑
GaN层，通过高温退火使InGaN层分解而AlGaN势垒层不发生分解，以去除InGaN层显露AlGaN势垒层，使AlGaN势垒层厚度得到稳定控制，且表面不受离子轰击，无刻蚀损伤，从而该方法有利于提高制备的增强型HEMT GaN器件的可靠性。
附图说明
[0029]图1显示为本专利技术实施例中增强型AlGaN/GaN基HEMT器件的制备工艺流程图。
[0030]图2显示为形成SiN层后的结构示意图。
[0031]图3显示为形成凹槽后的结构示意图。
[0032]图4显示为形成P
‑
GaN层后的结构示意图。
[0033]图5显示为去除SiN层后的结构示意图。
[0034]图6显示为去除InGaN层后的结构示意图。
[0035]元件标号说明
[0036]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0037]200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
成核层
[0038]300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
缓冲层
[0039]400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
GaN沟道层
[0040]500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
AlGaN势垒层
[0041]600
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
InGaN层
[0042]700
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
SiN层
[0043]800
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
凹槽
[0044]900
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
P
‑
GaN层
具体实施方式
[0045]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种增强型AlGaN/GaN基HEMT器件的制备方法，其特征在于，包括以下步骤：提供衬底；于所述衬底上形成外延结构，所述外延结构包括自下而上叠置的GaN沟道层及AlGaN势垒层；于所述外延结构上形成InGaN层；于所述InGaN层上形成SiN层；图形化所述SiN层，显露部分所述InGaN层；以所述SiN层作为掩膜，刻蚀所述InGaN层，形成显露部分所述AlGaN势垒层的凹槽；于所述凹槽中形成P
‑
GaN层；去除所述SiN层；进行热分解去除所述InGaN层，以显露所述AlGaN势垒层；于所述P
‑
GaN层上形成栅金属电极。2.根据权利要求1所述的增强型AlGaN/GaN基HEMT器件的制备方法，其特征在于：采用MOCVD法进行热分解，且热分解的温度包括1000℃～1150℃。3.根据权利要求1所述的增强型AlGaN/GaN基HEMT器件的制备方法，其特征在于：所述InGaN层中In组分的摩尔分数为5％～25％，厚度为80nm～100nm。4.根据权利要求1所述的增强型AlGaN/GaN基HEMT器件的制备方法，其特征在于：采用MBE法形成所述P
‑
GaN层，且温度包括700℃～80...

【专利技术属性】
技术研发人员：开翠红，邹鹏辉，王文博，
申请(专利权)人：浙江集迈科微电子有限公司，
类型：发明
国别省市：