一种模拟数字转换器和提高模拟数字转换器的带宽方法技术

本申请提供了一种模拟数字转换器、提高模拟数字转换器的带宽方法和电子设备，涉及信号处理技术领域。其中，在SAR ADC中新增动态放大器和时数转换器。动态放大器的第一输入端与电容阵列耦合，动态放大器的第二输入端与比较器耦合，动态放大器的输出端与时数转换器耦合。当比较器进入亚稳态后，动态放大器接收到比较器发送的控制信号，将输入的模拟电信号转换成带有时间的时序信号，然后通过时数转换器将时序信号转换成数字信号，实现在相同时间下，得到更高的分辨率，也即提高SAR ADC的转换速度，从而实现提高SAR ADC的单通道带宽。ADC的单通道带宽。ADC的单通道带宽。

【技术实现步骤摘要】
一种模拟数字转换器和提高模拟数字转换器的带宽方法


[0001]本专利技术涉及信号处理
，尤其涉及一种模拟数字转换器、提高模拟数字转换器的带宽方法和电子设备。

技术介绍

[0002]模拟数字转换器(analog
‑
to
‑
digital converter，ADC)是一种将模拟信号转换成数字信号的转换器。逐次逼近寄存器(successive approximation register，SAR)ADC是采样速率低于5Msps(每秒百万次采样)的中等至高分辨率应用的ADC。在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字信号。由于SAR ADC具有低功耗、小尺寸等特点，被广泛应用在各种电子设备中。但是，现有的SAR ADC的单通道带宽，也即奈奎斯特采样率的一半，已不能满足现有无线通信和光通信的大带宽/多模式的直采需求，所以如何提高SAR ADC的单通道带宽是目前亟需解决的问题。

技术实现思路

[0003]为了解决上述的问题，本申请的实施例中提供了一种模拟数字转换器、提高模拟数字转换器的带宽方法和电子设备，该模拟数字转换器在比较器进入亚稳态后，SAR逻辑电路停止工作，动态放大器获取残余电压后，将输入的残余电压转换成带有时间的时序信号，然后通过时数转换器将时间信息转换成数字信号，得到LSB信息，实现在相同时间下，得到更高的分辨率，也即提高SAR ADC的转换速度，从而实现提高SAR ADC的单通道带宽。
[0004]为此，本申请的实施例中采用如下技术方案：
[0005]第一方面，本申请实施例提供了一种模拟数字转换器，包括：模拟信号输入端、电容阵列、比较器电路、动态放大器和时数转换器；所述电容阵列耦合于所述模拟信号输入端和所述比较器电路的第一输出端之间；所述比较器电路的输入端与所述模拟信号输入端耦合，所述比较器电路的第一输出端与所述电容阵列的控制端耦合，所述比较器电路的第二输出端与所述动态放大器的控制端耦合，所述比较器电路用于根据所述模拟信号输入端接收的模拟信号产生比较信号，并通过所述第一输出端输出至所述电容阵列，以及用于根据所述模拟信号产生第一控制信号，并通过所述第二输出端输出至所述动态放大器，所述第一控制信号用于使能所述动态放大器工作，所述比较信号用于产生第一部分数字信号；所述动态放大器的输入端耦合于所述模拟信号输入端，所述动态放大器的输出端耦合于所述时数转换器的输入端；所述时数转换器的输出端用于输出第二部分数字信号。
[0006]在该实施方式中，在SAR ADC中新增动态放大器和时数转换器。动态放大器的第一输入端与电容阵列耦合，动态放大器的第二输入端与比较器耦合，动态放大器的输出端与时数转换器耦合。当比较器进入亚稳态后，动态放大器接收到比较器发送的控制信号，将输入的模拟电信号转换成带有时间的时序信号，然后通过时数转换器将时序信号转换成数字信号，实现在相同时间下，得到更高的分辨率，也即提高SAR ADC的转换速度，从而实现提高
SAR ADC的单通道带宽。
[0007]在一种实施方式中，还包括：逐次逼近寄存器型SAR逻辑电路，其中，所述SAR逻辑电路的输入端与所述比较器电路的第一输出端耦合，所述SAR逻辑电路的第一输出端与所述电容阵列的控制端耦合，所述SAR逻辑电路的第二输出端用于输出第二控制信号，所述SAR逻辑电路的第二输出端用于输出所述第一部分数字信号，所述第二控制信号用于使能所述电容阵列工作。
[0008]在一种实施方式中，所述比较器电路用于根据所述模拟信号输入端接收的模拟信号之间的差值是否小于设定阈值，以及在所述模拟信号之间的差值小于设定阈值时，产生所述第一控制信号。
[0009]在一种实施方式中，所述比较器电路包括时钟信号输入端、比较器、延时电路和触发器；所述比较器的第一输入端与所述模拟信号输入端耦合，所述比较器的第二输入端与所述时钟信号输入端耦合，所述比较器的输出端分别与所述SAR逻辑电路的输出端和所述触发器的第一输入端耦合，所述比较器用于根据所述时钟信号输入端输入的时钟信号和所述模拟信号输入端接收的模拟信号产生所述比较信号；所述延时电路耦合于所述时钟信号输入端和所述触发器的第二输入端之间；所述触发器的输入端耦合于所述动态放大器的控制端，所述触发器的输入端用于输出所述第一控制信号。
[0010]在一种实施方式中，所述比较器包括第一MOS管M1、第二MOS管M2、第一反相器、第二反相器和或逻辑器件，所述第一MOS管M1的源极和所述第二MOS管M2的源极分别与第一电源输入端耦合，所述第一MOS管M1的漏极和所述第二MOS管M2的漏极分别接地，所述第一MOS管M1的栅极和所述第二MOS管M2的栅极分别与所述模拟信号输入端耦合；所述第一反相器的输入端耦合于所述第一电源输入端与所述第一MOS管M1的源极之间，所述第二反相器的输入端耦合于所述第一电源输入端与所述第二MOS管M2的源极之间，所述第一反相器的输出端和所述第二反相器的输出端与所述或逻辑器件的输入端耦合，所述或逻辑器件的输出端用于输出所述比较信号。
[0011]在一种实施方式中，所述比较器还包括第三MOS管M7、第四MOS管M8、第五MOS管M9和第六MOS管M10；所述第三MOS管M7的源极耦合于所述第一电源输入端与所述第一反相器之间，所述第四MOS管M8的源极耦合于所述第一电源输入端与所述第二反相器之间；所述第五MOS管M9的源极与所述第一MOS管M1的漏极和所述第二MOS管M2的漏极耦合，所述第五MOS管M9的漏极接地；所述第六MOS管M10耦合于所述第一MOS管M1的源极和所述第二MOS管M2的源极之间；所述第三MOS管M7的栅极、所述第四MOS管M8的栅极、所述第五MOS管M9的栅极和所述第六MOS管M10的栅极分别与所述时钟信号输入端耦合。
[0012]在一种实施方式中，所述延时电路用于根据所述时钟信号输入端接收的时钟信号产生第二时钟信号，所述第二时钟信号为所述时钟信号输入端接收的时钟信号延迟设定时间的时钟信号。
[0013]在一种实施方式中，所述触发器用于根据所述比较信号和所述第二时钟信号产生所述第一控制信号。
[0014]在一种实施方式中，所述动态放大器包括第一开关电路、第二开关电路、第一MOS管、第二MOS管和电流源；所述第一开关电路的一端和所述第一开关电路的一端分别与第二电源输入端耦合，所述第一开关电路的另一端与第一MOS管的源极耦合，所述第二开关电路
的另一端与第二MOS管的源极耦合；所述第一MOS管的漏极和所述第二MOS管的漏极分别与所述电流源的一端耦合，所述电流源的另一端接地；所述第一MOS管的栅极和所述第二MOS管的栅极分别与所述模拟信号输入端耦合。
[0015]在一种实施方式中，所述动态放大器还包括第一电容和第二电容；所述第一电容的一端耦合于所述第一开关电路与第一MOS管之间，所述第一电容的另一端接地；所述第二电容的一端耦合于所述第二开关电路与第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种模拟数字转换器，其特征在于，包括：模拟信号输入端、电容阵列、比较器电路、动态放大器和时数转换器；所述电容阵列耦合于所述模拟信号输入端和所述比较器电路的第一输出端之间；所述比较器电路的输入端与所述模拟信号输入端耦合，所述比较器电路的第一输出端与所述电容阵列的控制端耦合，所述比较器电路的第二输出端与所述动态放大器的控制端耦合，所述比较器电路用于根据所述模拟信号输入端接收的模拟信号产生比较信号，并通过所述第一输出端输出至所述电容阵列，以及用于根据所述模拟信号产生第一控制信号，并通过所述第二输出端输出至所述动态放大器，所述第一控制信号用于使能所述动态放大器工作，所述比较信号用于产生第一部分数字信号；所述动态放大器的输入端耦合于所述模拟信号输入端，所述动态放大器的输出端耦合于所述时数转换器的输入端；所述时数转换器的输出端用于输出第二部分数字信号。2.根据权利要求1所述的模拟数字转换器，其特征在于，还包括：逐次逼近寄存器型SAR逻辑电路，其中，所述SAR逻辑电路的输入端与所述比较器电路的第一输出端耦合，所述SAR逻辑电路的第一输出端与所述电容阵列的控制端耦合，所述SAR逻辑电路的第二输出端用于输出第二控制信号，所述SAR逻辑电路的第二输出端用于输出所述第一部分数字信号，所述第二控制信号用于使能所述电容阵列工作。3.根据权利要求1或2所述的模拟数字转换器，其特征在于，所述比较器电路用于根据所述模拟信号输入端接收的模拟信号之间的差值是否小于设定阈值，以及在所述模拟信号之间的差值小于设定阈值时，产生所述第一控制信号。4.根据权利要求1
‑
3任意一项所述的模拟数字转换器，其特征在于，所述比较器电路包括时钟信号输入端、比较器、延时电路和触发器；所述比较器的第一输入端与所述模拟信号输入端耦合，所述比较器的第二输入端与所述时钟信号输入端耦合，所述比较器的输出端分别与所述SAR逻辑电路的输出端和所述触发器的第一输入端耦合，所述比较器用于根据所述时钟信号输入端输入的时钟信号和所述模拟信号输入端接收的模拟信号产生所述比较信号；所述延时电路耦合于所述时钟信号输入端和所述触发器的第二输入端之间；所述触发器的输入端耦合于所述动态放大器的控制端，所述触发器的输入端用于输出所述第一控制信号。5.根据权利要求4所述的模拟数字转换器，其特征在于，所述比较器包括第一MOS管M1、第二MOS管M2、第一反相器、第二反相器和或逻辑器件，所述第一MOS管M1的源极和所述第二MOS管M2的源极分别与第一电源输入端耦合，所述第一MOS管M1的漏极和所述第二MOS管M2的漏极分别接地，所述第一MOS管M1的栅极和所述第二MOS管M2的栅极分别与所述模拟信号输入端耦合；所述第一反相器的输入端耦合于所述第一电源输入端与所述第一MOS管M1的源极之间，所述第二反相器的输入端耦合于所述第一电源输入端与所述第二MOS管M2的源极之间，所述第一反相器的输出端和所述第二反相器的输出端与所述或逻辑器件的输入端耦合，所述或逻辑器件的输出端用于输出所述比较信号。6.根据权利要求5所述的模拟数字转换器，其特征在于，所述比较器还包括第三MOS管
M7、第四MOS管M8、第五MOS管M9和第六MOS管M10；所述第三MOS管M7的源极耦合于所述第一电源输入端与所述第一反相器之间，所述第四MOS管M8的源极...

【专利技术属性】
技术研发人员：扶仲毅，李定，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：