一种并行接口及可降低延时校准复杂度的延时校准方法技术

本发明专利技术涉及一种并行接口及可降低延时校准复杂度的延时校准方法。所述并行接口包括：并行接口本体，包括数据发送部以及数据接收部，其中，数据发送部包括N个相互独立的发送通道，数据接收部包括N个相互独立的接收通道；通道对齐调整电路，包括与数据发送部适配连接的发送选择处理部、与数据接收部适配连接的接收选择处理部、用于频率测量的测频电路以及延时校准状态控制用的通道对齐控制状态机，利用测频电路测量表征当前环形振荡环路延迟状态的频率值，并将所测量的频率值加载至通道对齐控制状态机。本发明专利技术可降低并行接口的复杂度，以及降低并行接口在延时校准时的复杂度，且可提高并行接口间延迟校准时灵活性。高并行接口间延迟校准时灵活性。高并行接口间延迟校准时灵活性。

【技术实现步骤摘要】
一种并行接口及可降低延时校准复杂度的延时校准方法


[0001]本专利技术涉及一种并行接口及针对并行接口的延时校准方法，尤其是一种并行接口及可降低延时校准复杂度的延时校准方法。

技术介绍

[0002]相对于串行接口，并行接口可以利用多个信道/通道(lane)同时传输一个字，但这要求经所有lane到达接收侧的延迟需保持相同，以保证接收侧的数据不会出现错位的情况。为保证经所有lane后的延迟一致，在没有设计校准功能时，一般是通过控制多个lane的走线长度来保证延迟一致，但实际情况中，各个lane之间长度很难保证完全一致，从而导致经各个lane到达接收侧的时间并不一致，也即会出现并行数据的错位。
[0003]为了克服以上问题，现有技术中，一般是在发送端/接收端增加可控延迟单元，并基于一定的自动校准算法，以实现基于并行接口的数据通道对齐。下面对现有技术中三种常见实现数据通道对齐的方式进行具体接收说明。
[0004]第一种数据通道对齐方案，具体为：通过预先定义的同步字实现通道对齐方案。该方案主要在接收侧引入DDL(Digital Delay Line，数控延迟单元)，先实现位校正，然后通过发送预先定义好的同步字，调整接收侧DDL的延迟值，来实现各通道的数据对齐功能。对该方案，可参考文献为：黄万伟，汪斌强，曹晓磊.动态相位调整技术在FPGA中的设计与实现[J].电子技术应用，2009，35(5):58
–
61。
[0005]第二种数据通道对齐方案，具体为：基于读写训练延迟的闭环校准方法。该方案中，在时钟或者数据端添加数控延迟单元，通过读写反馈来搜索数据有效窗口的低值和高值，来调整时钟和数据的延迟。
[0006]数据对齐通道时，具体工作过程为：首先，DDL的延迟值设置为最小值，发送端发送一组数据到接收端，然后接收端再将发送的数据回传到发送端，回传的数据和原始数据进行比较，直到出现先数据差异和后数据一致的突变时，说明搜索到了数据有效窗口的左边界，记录此时的DDL延迟控制值；然后，继续增加DDL的延迟值，直到出现先数据一致和数据差异的突变时，说明搜索到了数据有效窗口的右边界，记录此时的延迟值。
[0007]对左边界记录的延迟值和右边界记录的延迟值求平均，此时，计算得到延迟值的平均值即为DDL的控制值。
[0008]由上述说明可知，对第二种数据通道对齐方案，其特点是调节过程周期较长，且需要双方都包含收发电路，以保证数据的回传验证。对该方案，可参考文献为：陆辰鸿，胡越黎，周俊.基于训练方式的存储器时钟信号的自适应同步[J].上海大学学报(自然科学版)，2015，21(4):393
–
401。
[0009]第三种数据通道对齐方案，具体为：基于特定延迟的开环校准方法。该方案中，在数据或者时钟端添加一个固定延迟单元，固定延迟设置值通过事先的计算得到，特点是实现简单，但延迟确定后就难以再调节。对该方案，可参考公开号为CN101809869A的申请所公开的技术方案。
[0010]由上述说明可知，对上述方案并行接口的通道对齐方案中，第一种方案包含主流的校准过程，但校准的过程也需要双方较复杂的状态机来协同。第二种方案中，需要双方都包含收发电路，且为双向传输的类型，减小了其应用的范围。校准的过程也需要状态机基于较复杂的处理来协同。第三种方案中，基于预先设定的延迟，环境变化时，延迟值可能就会不恰当，导致采样错误，不够灵活。
[0011]因此，由上述说明可知，在进行延时校准时，并行接口较为复杂，且校准过程也较为复杂，难以满足实际应用场景的需求。

技术实现思路

[0012]本专利技术的目的是克服现有技术中存在的不足，提供一种并行接口及可降低延时校准复杂度的延时校准方法，其可降低并行接口的复杂度，以及降低并行接口在延时校准时的复杂度，且可提高并行接口间延迟校准时灵活性。
[0013]按照本专利技术提供的技术方案，一种并行接口，所述并行接口包括：
[0014]并行接口本体，包括数据发送部以及数据接收部，其中，数据发送部包括N个相互独立的发送通道，数据接收部包括N个相互独立的接收通道；
[0015]通道对齐调整电路，包括与数据发送部适配连接的发送选择处理部、与数据接收部适配连接的接收选择处理部、用于频率测量的测频电路以及延时校准状态控制用的通道对齐控制状态机，其中，
[0016]通道对齐控制状态机通过发送选择处理部选择目标发送通道，并配置所选择目标发送通道处于数据发送状态或发送校准状态，且通道对齐控制状态机通过接收选择处理部选择目标接收通道，并配置所选择目标接收通道处于数据接收状态或接收校准状态；
[0017]基于所选定处于发送校准状态的发送通道以及处于接收校准状态的接收通道配置形成环形振荡环路，利用测频电路测量表征当前环形振荡环路延迟状态的频率值，并将所测量的频率值加载至通道对齐控制状态机，以使得通道对齐控制状态机基于所接收的频率值进行延时校准。
[0018]所述数据发送部包括N个发送器，基于每一发送器形成一对应独立的发送通道，其中，对任一发送器，包括至少一个数据发送端以及至少一个发送校准端；
[0019]发送选择处理部，包括环形振荡器、发送选择开关单元以及发送N路解复用器，其中，
[0020]发送选择开关单元的第一通道经环形振荡器单元与接收选择处理部的输出端连接，发送选择开关的第二通道直接与接收选择处理部的输出端连接；
[0021]发送选择开关单元的输出端与发送N路解复用器的输入端连接，发送N路解复用器的N个通道分别与N个发送器的发送校准端连接；
[0022]通过发送N路解复用器选择一发送器的发送校准端，且通道对齐控制状态机同时配置所述发送器选择所述发送校准端时，则基于所述发送器形成的发送通道处于发送校准状态。
[0023]对数据接收部，包括N个接收器，基于每一接收器形成一独立的接收通道，其中，
[0024]对任一接收器，包括依次连接的接收元件、数控延迟单元以及接收解复用器，接收解复用器包括至少一个数据接收端以及至少一个接收校准端；
[0025]接收选择处理部包括接收N路复用器，接收N路复用器的N个通道分别与数据接收部内N个接收解复用器的接收校准端连接，接收N路复用器的输出端与测频电路、环形振荡器以及发送选择开关单元适配连接；
[0026]通过接收N路复用器选择一接收器的接收校准端，且通过通道对齐控制状态机控制所述接收器同时选择接收校准端时，则基于所述接收器形成的接收通道处于接收校准状态。
[0027]所述环形振荡器包括M个依次串接的反相器元件，其中，
[0028]第一个反相器元件的输入端与接收选择处理部的输出端连接，最后一个反相器元件的输出端与发送选择开关单元连接。
[0029]所述测频电路，包括门控开关元件以及计数器元件，其中，
[0030]门控开关元件的一端与接收选择处理部的输出端连接，门控开关元件的另一端与计数器元件的CLK端连接，计数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种并行接口，其特征是，所述并行接口包括：并行接口本体，包括数据发送部以及数据接收部，其中，数据发送部包括N个相互独立的发送通道，数据接收部包括N个相互独立的接收通道；通道对齐调整电路，包括与数据发送部适配连接的发送选择处理部、与数据接收部适配连接的接收选择处理部、用于频率测量的测频电路以及延时校准状态控制用的通道对齐控制状态机，其中，通道对齐控制状态机通过发送选择处理部选择目标发送通道，并配置所选择目标发送通道处于数据发送状态或发送校准状态，且通道对齐控制状态机通过接收选择处理部选择目标接收通道，并配置所选择目标接收通道处于数据接收状态或接收校准状态；基于所选定处于发送校准状态的发送通道以及处于接收校准状态的接收通道配置形成环形振荡环路，利用测频电路测量表征当前环形振荡环路延迟状态的频率值，并将所测量的频率值加载至通道对齐控制状态机，以使得通道对齐控制状态机基于所接收的频率值进行延时校准。2.根据权利要求1所述的并行接口，其特征是：所述数据发送部包括N个发送器，基于每一发送器形成一对应独立的发送通道，其中，对任一发送器，包括至少一个数据发送端以及至少一个发送校准端；发送选择处理部，包括环形振荡器、发送选择开关单元以及发送N路解复用器，其中，发送选择开关单元的第一通道经环形振荡器单元与接收选择处理部的输出端连接，发送选择开关的第二通道直接与接收选择处理部的输出端连接；发送选择开关单元的输出端与发送N路解复用器的输入端连接，发送N路解复用器的N个通道分别与N个发送器的发送校准端连接；通过发送N路解复用器选择一发送器的发送校准端，且通道对齐控制状态机同时配置所述发送器选择所述发送校准端时，则基于所述发送器形成的发送通道处于发送校准状态。3.根据权利要求2所述的并行接口，其特征是：对数据接收部，包括N个接收器，基于每一接收器形成一独立的接收通道，其中，对任一接收器，包括依次连接的接收元件、数控延迟单元以及接收解复用器，接收解复用器包括至少一个数据接收端以及至少一个接收校准端；接收选择处理部包括接收N路复用器，接收N路复用器的N个通道分别与数据接收部内N个接收解复用器的接收校准端连接，接收N路复用器的输出端与测频电路、环形振荡器以及发送选择开关单元适配连接；通过接收N路复用器选择一接收器的接收校准端，且通过通道对齐控制状态机控制所述接收器同时选择接收校准端时，则基于所述接收器形成的接收通道处于接收校准状态。4.根据权利要求2所述的并行接口，其特征是：所述环形振荡器包括M个依次串接的反相器元件，其中，第一个反相器元件的输入端与接收选择处理部的输出端连接，最后一个反相器元件的输出端与发送选择开关单元连接。5.根据权利要求1至4任一项所述的并行接口，其特征是，所述测频电路，包括门控开关元件以及计数器元件，其中，
门控开关元件的一端与接收选择处理部的输出端连接，门控开关元件的另一端与计数器元件的CLK端连接，计数器元件的计数输出端与通道对齐控制状态机连接。6.一种可降低延时校准复杂度的延时校准方法，其特征是，用于对至少2个可形成通信连接关系的并行接口延时校准，所述并行接口为权利要求1～权利要求5中任一项所述的并行接口，所述延时校准方法包括：将一并行接口的数据发送部、数据接收部分别与另一并行接口的数据接收部、数据发送部对应适配连接，以将两个所述并行接口对准连...

【专利技术属性】
技术研发人员：郑林吉，郝沁汾，
申请(专利权)人：芯光智网集成电路设计无锡有限公司，
类型：发明
国别省市：