一种兼容型共模电感的封装结构制造技术

本实用新型专利技术公开了电路板设计技术领域中的一种兼容型共模电感的封装结构，包括设置在电路板上的共模电感焊盘，共模电感焊盘上叠加有叠加焊盘，且叠加焊盘位于共模电感焊盘的纵向外侧、横向内侧。解决了现有的共模电感焊盘较小，共模电感焊盘不能兼容焊接电阻，用电阻焊接共模电感的位置会加大器件虚焊风险的问题，其在共模电感焊盘的基础上叠加一个焊盘，使得共模电感焊盘的面积变大，使得代替共模电感进行测试的电阻能够焊接在共模电感焊盘上，能够兼容共模电感和电阻，减少虚焊的风险，使得电路工作正常，减少给电路的调试、使用和维护带来的隐患。护带来的隐患。护带来的隐患。

【技术实现步骤摘要】
一种兼容型共模电感的封装结构


[0001]本技术涉及电路板设计
，具体地说，是涉及一种兼容型共模电感的封装结构。

技术介绍

[0002]共模电感(Common mode Choke)，也叫共模扼流圈，常用于电脑的开关电源中过滤共模的电磁干扰信号。在电路板设计中，共模电感也是起EMI滤波的作用，用于抑制高速信号线产生的电磁波向外辐射发射。共模电感实质上是一个双向滤波器，一方面要滤除信号线上共模电磁干扰，另一方面又要抑制本身不向外发出电磁干扰，避免影响同一电磁环境下其他电子设备的正常工作。
[0003]在电路板设计中，遇到部分信号会用到共模电感，在测试的时候会用电阻替代共模电感，将电阻焊接在共模电感焊盘上进行测试。然而，现有的共模电感焊盘较小，共模电感焊盘不能兼容焊接电阻，用电阻焊接共模电感的位置会加大器件虚焊风险，虚焊使焊点成为或有接触电阻的连接状态，导致电路工作不正常，或出现电连接不稳定的现象，给电路的调试、使用和维护带来重大隐患。

技术实现思路

[0004]为了解决现有的共模电感焊盘较小，共模电感焊盘不能兼容焊接电阻，用电阻焊接共模电感的位置会加大器件虚焊风险的问题，本技术提供一种兼容型共模电感的封装结构。
[0005]本技术技术方案如下所述：
[0006]一种兼容型共模电感的封装结构，包括设置在电路板上的共模电感焊盘，所述共模电感焊盘上叠加有叠加焊盘，且所述叠加焊盘位于所述共模电感焊盘的纵向外侧、横向内侧。
[0007]根据上述方案的本技术，所述叠加焊盘的面积大于所述共模电感焊盘。
[0008]根据上述方案的本技术，所述共模电感焊盘的宽度小于所述叠加焊盘的宽度。
[0009]根据上述方案的本技术，所述共模电感焊盘的长度大于所述叠加焊盘的长度。
[0010]根据上述方案的本技术，左右相邻的两个所述共模电感焊盘之间的间距小于左右相邻的两个所述叠加焊盘之间的间距。
[0011]根据上述方案的本技术，上下相邻的两个所述共模电感焊盘之间的间距大于上下相邻的两个所述叠加焊盘之间的间距。
[0012]根据上述方案的本技术，所述共模电感焊盘与所述叠加焊盘相互叠加形成兼容焊盘，左右相邻的所述兼容焊盘为轴对称分布。
[0013]根据上述方案的本技术，所述共模电感焊与所述叠加焊盘相互叠加形成兼容
焊盘，上下相邻的所述兼容焊盘为轴对称分布。
[0014]根据上述方案的本技术，4个所述兼容焊盘的外侧设有白油。
[0015]根据上述方案的本技术，所述叠加焊盘为0402封装焊盘。
[0016]根据上述方案的本技术，其有益效果在于：
[0017]上述兼容型共模电感的封装结构中，共模电感焊盘上叠加有叠加焊盘，且叠加焊盘位于共模电感焊盘的纵向外侧、横向内侧，即在共模电感焊盘的基础上叠加一个焊盘，使得共模电感焊盘的面积变大，使得代替共模电感的进行测试电阻能够焊接在共模电感焊盘上，能够兼容共模电感和电阻，减少虚焊的风险，使得电路工作正常，减少给电路的调试、使用和维护带来的隐患。
附图说明
[0018]为了更清楚地说明本技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为常规的共模电感的封装结构示意图；
[0020]图2为本技术的结构示意图；
[0021]图3为共模电感焊接位的示意图；
[0022]图4为电阻焊接位的示意图。
[0023]在图中，1、电路板；11、兼容焊盘；111、共模电感焊盘；112、叠加焊盘；113、共模电感焊接位；114、电阻焊接位。
实施方式
[0024]为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。
[0025]如图1所示，常规的电路板1上的共模电感焊盘111较小，代替共模电感进行测试的电阻不能够焊接在共模电感焊盘上，不能够兼容共模电感和电阻，用电阻焊接共模电感的位置会加大器件虚焊风险。
[0026]为了解决上述技术问题本技术提供了一种兼容型共模电感的封装结构，包括设置在电路板1上的共模电感焊盘111，共模电感焊盘111上叠加有叠加焊盘112，且叠加焊盘112位于共模电感焊盘111的纵向外侧、横向内侧。
[0027]如图2所示，在本实施例中，叠加焊盘112的面积大于共模电感焊盘111，共模电感焊盘111的宽度小于叠加焊盘112的宽度，共模电感焊盘111的长度大于叠加焊盘112的长度，叠加焊盘112与共模电感焊盘111叠加的面积为共模电感焊盘111的40%，即在共模电感焊盘111的基础上叠加一个焊盘，使得共模电感焊盘111的面积变大，使得代替共模电感进行测试的电阻能够焊接在共模电感焊盘111上，减少虚焊的风险，使得电路工作正常，减少给电路的调试、使用和维护带来的隐患。在实际设计时，可以根据实际情况来设计叠加焊盘112与共模电感焊盘111叠加的面积大小。
[0028]在本实施例中，叠加焊盘112可以设计为0402封装焊盘，左右相邻的两个共模电感焊盘111之间的间距小于左右相邻的两个叠加焊盘112之间的间距，上下相邻的两个共模电感焊盘112之间的间距大于上下相邻的两个叠加焊盘111之间的间距。共模电感焊与叠加焊盘112相互叠加形成兼容焊盘11，左右相邻的兼容焊盘11为轴对称分布，共模电感焊盘111之间的左右间距a为9~10mm，可以设计共模电感焊盘111之间的左右间距a为9.66mm。叠加焊盘112之间的左右间距b为19.5~21.5mm，可以设计叠加焊盘112之间的左右间距b为20mm。此外，上下相邻的兼容焊盘11为轴对称分布，共模电感焊盘111之间的上下间距c为21~22mm，可以设计共模电感焊盘111之间的上下间距c为21.22mm。叠加焊盘112之间的上下间距d为11.5~13.5mm，可以设计叠加焊盘112之间的上下间距d为12mm。即每四个兼容焊盘11为中心对称分布，便于替代共模电感进行测试的电阻焊接在兼容焊盘11上，实现电路的正常工作。
[0029]在一个可选的实施例中，叠加焊盘112的面积大于共模电感焊盘111，共模电感焊盘111的宽度小于叠加焊盘112的宽度，共模电感焊盘111的长度大于叠加焊盘112的长度，叠加焊盘112与共模电感焊盘111叠加的面积为共模电感焊盘111的30%，即在共模电感焊盘111的基础上叠加一个焊盘，使得共模电感焊盘111的面积变大，使得代替共模电感进行测试的电阻能够焊接在共模电感焊盘111上，减少虚焊的风险，使得电路工作正常，减少给电路的调试、使用和维护带来的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种兼容型共模电感的封装结构，其特征在于，包括设置在电路板上的共模电感焊盘，所述共模电感焊盘上叠加有叠加焊盘，且所述叠加焊盘位于所述共模电感焊盘的纵向外侧、横向内侧。2.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，所述叠加焊盘的面积大于所述共模电感焊盘。3.根据权利要求2所述的兼容型共模电感的封装结构，其特征在于，所述共模电感焊盘的宽度小于所述叠加焊盘的宽度。4.根据权利要求2所述的兼容型共模电感的封装结构，其特征在于，所述共模电感焊盘的长度大于所述叠加焊盘的长度。5.根据权利要求1所述的兼容型共模电感的封装结构，其特征在于，左右相邻的两个所述共模电感焊盘之间的间距小于左右相邻的两个所述叠加焊盘之间的间距。6.根据...

【专利技术属性】
技术研发人员：吴均，吴键峰，
申请(专利权)人：深圳市一博科技股份有限公司，
类型：新型
国别省市：