【技术实现步骤摘要】
增强套刻精度量测图形量测信号的方法
[0001]本专利技术涉及半导体
,特别是涉及一种增强套刻精度量测图形量测信号的方法。
技术介绍
[0002]随着集成电路器件尺寸的缩小,设计和工艺复杂度不断提高,对于半导体制造工艺控制的要求也在不断提高,因此,需要更精确的量测。
[0003]对于光刻工艺而言,套刻精度(Overlay)是非常重要的工艺控制参数,特别是一些关键层,对Overlay的量测和控制有着非常高的要求。
[0004]一些具有高吸光率的材料会为套刻精度的量测带来很大的挑战,比如,在LELE工艺或后段Meta
‑
Via光刻工艺中,具有高吸光率的硬掩膜(Hard Mask)会对Overlay量测光源有很强的吸收,在这种情况,在对通孔层与前层Metal层之间的套刻精度进行量测,导致无法获取足够的光学量测信号,从而严重影响套刻精度的量测精度。
[0005]目前,通常的做法是采用Overlay Mark开窗的方式,如图1所示,通过对具有高吸光率的硬掩膜层(也即是高吸光材料层)进行刻 ...
【技术保护点】
【技术特征摘要】
1.一种增强套刻精度量测图形量测信号的方法,其特征在于,所述方法包括:提供一半导体结构,所述半导体结构形成有前层金属层,且所述前层金属层形成有前层套刻标记;于所述前层金属层的上方形成高吸光材料层,且所述高吸光材料层的部分区域为光栅结构;于所述高吸光材料层的表面形成通孔层,且所述通孔层形成有通孔套刻标记,所述通孔套刻标记与所述前层套刻标记的对准程度用于判断所述通孔层与所述前层金属层之间的套刻精度;其中,所述光栅结构与所述前层套刻标记在垂直方向上的投影有重叠区域。2.根据权利要求1所述的增强套刻精度量测图形量测信号的方法,其特征在于,所述光栅结构的周期为100nm~300nm,线宽为70nm~100nm。3.根据权利要求1或2所述的增强套刻精度量测图形量测信号的方法,其特征在于,所述高吸光材料层包括氧化硅或氮化硅中的至少一种。4.根据权利要求3所述的增强套刻精度量测图形量测信号的方法,其特征在于,通过刻蚀工艺刻蚀所述高吸光材料层以形成所述光栅结构。5.根据权利要求1所述的增强套刻精度量测图形量测信号的方法,其特征在于,所述前层套刻标记包括至少一个前层光栅图形组,且所述前层光栅组包括多个平行排布的第一条状图形;所述通孔套刻标记包括至少一个通孔光栅图形组,且所述通孔光栅图形组包括多个平行排布的第二条状图形。6.根据权利要求5所述的增强套刻精度量测图形量测信号的方法,其特征在于,所述前层套刻标记包括四个前层光栅图形组,分别为第一前层光栅图形组、第二前层光栅图形组、第三前层光栅图形组及第四前层光栅图形组;所述通孔套刻标记包括四个通孔光栅图形组,分别为第一通孔光栅图形组、第二通孔...
【专利技术属性】
技术研发人员:张驰,赵弘文,包永存,
申请(专利权)人:上海华力集成电路制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。