本发明专利技术涉及信息传输系统、信息发送装置以及信息接收装置。在信息传输系统中，信息发送装置包括：生成单元，其生成指示各个传输路径的操作状态之间的切换的指示信息；以及发送单元，其将要传输的信息分配给设置为有效状态的传输路径，并将所述指示信息发送给传输路径。信息接收装置包括：接收单元，其接收通过传输路径传输的信息；以及复原单元，其基于在通过传输路径接收的指示信息中设置为有效状态的传输路径传输的信息，对要传输的信息进行复原。
【技术实现步骤摘要】
本专利技术涉及信息传输系统、信息发送装置以及信息接收装置。
技术介绍
常规上，认为PCI E邓ress是代替PCI总线的针对个人计算机的串行传输接口 。所 述PCI E邓ress通过一对串行传输路径(所谓的通路)来实现进行数据传输的装置间的连 接。在装置间需要高数据带宽的情况下，可以通过并行提供多对通路(链路)来实现高速 的数据传输。 在日本特开(JP-A)2007-122714号公报中，公开了一种动态通路管理系统，其包 括计算机系统的至少一个下游侧装置，所述下游侧装置被配置为响应于检测到与电力相关 的事件而动态启动与该计算机系统的至少一个上游侧装置的通路宽度再协商操作。
技术实现思路
本专利技术的目的在于提供一种信息传输系统、信息发送装置以及信息接收装置，其中，縮短了从正常状态到省电状态或从省电状态到正常状态的转换的等待时间。 根据本专利技术的第一方面，本专利技术的信息传输系统包括信息发送装置和信息接收装置，所述信息发送装置包括生成单元，其生成指示多个传输路径中的每一个传输路径的操作状态之间的切换的指示信息，所述多个传输路径并行设置并且分别能够在多个操作状态间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态；以及发送单元，其将要传输的信息分配给在所述生成单元生成的指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所述有效状态的所述传输路径中的一个传输路径，并且，所述信息接收装置包括接收单元，其接收通过所述传输路径传输的信息；以及复原单元，其基于在所述接收单元通过所述传输路径接收的指示信息中设置为有效状态的所述传输路径传输的信息，对要传输的信息进行复原。 根据第二方面的本专利技术是根据第一方面的专利技术，其中，所述信息发送装置和所述 信息接收装置中的至少一个还可以包括切换单元，该切换单元在传输路径的操作状态之间 进行切换，以使得各个传输路径处于所述指示信息中指示的操作状态。 根据第三方面的本专利技术是根据第二方面的专利技术，其中，各个传输路径可以是PCI E邓ress串行总线，并且所述切换单元可以在传输路径的操作状态之间进行切换，而无需进 行训练序列。 根据本专利技术的第四方面的信息发送装置包括生成单元，其生成指示多个传输路 径中的每一个传输路径的操作状态间的切换的指示信息，所述多个传输路径并行设置并且 分别能够在多个操作状态之间进行切换，所述多个操作状态包括可以进行数据传输的有效 状态和不能进行数据传输的睡眠状态；以及发送单元，其将要传输的信息分配给在所述生 成单元生成的指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所 述有效状态的所述传输路径中的一个传输路径。4 根据本专利技术的第五方面的信息接收装置包括接收单元，其接收通过多个传输路径传输的信息，所述多个传输路径并行设置并且分别能够在多个操作状态之间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态，并且其中，向所述多个传输路径中的一个传输路径发送指示所述多个传输路径的操作状态之间的切换的指示信息；以及复原单元，其基于在所述接收单元通过所述传输路径接收的指示信息中设置为有效状态的传输路径传输的信息，对所述要传输的信息进行复原。 根据本专利技术的第一、第四和第五方面，与不提供本配置的情况相比，可以縮短从正常状态到省电状态或从省电状态到正常状态的转换的等待时间。 根据本专利技术的第二方面，存在如下的优异效果通过对传输路径的操作状态进行 切换，可以抑制耗电量。 根据本专利技术的第三方面，与不提供本配置的情况相比，通过将本专利技术应用到PCI E邓ress串行总线，可以縮短从正常状态到省电状态或从省电状态到正常状态的转换的等 待时间。附图说明 将基于下面附图详细描述本专利技术的示例性实施方式，在附图中 图1是示出根据示例性实施方式的信息传输系统10的示意性结构的框图； 图2A和2B是示出根据示例性实施方式的控制部的物理层的结构的概念图；以及 图3A和3B是按帧格式示出根据示例性实施方式的操作状态切换时的流程的图。具体实施例方式以下参照附图详细说明本专利技术的示例性实施方式。在下文中，为简化说明，说明用 PCI E邓ress连接两个装置的情况。 在图1中，示出了根据本示例性实施方式的信息传输系统10的总体示意性结构。 如该图所示，在信息传输系统10中，装置12和装置14通过PCIE邓ress 16点对 点连接。装置12和14各自在其中内置有用于进行PCIE邓ress控制的诸如LSI的控制部 15。 PCI Express 16通过能够按2. 5Gbps或5. 0Gbps来传输数据的一对传输路径 18 (所谓的通路19)来连接装置12和14，并且，通过并行设置多对通路19，可以实现装置间 的高速数据传输。 在图2A和2B中，示出了说明根据本示例性实施方式的控制部15的物理层的结构 的概念图。图2A是向传输路径18发送数据的发送侧的结构。图2B是从传输路径18接收 数据的接收侧的结构。 如图2A所示，在发送数据的发送侧，设置有存储要传输的信息的Tx缓冲器20、生 成控制物理层的各种控制分组的控制分组生成部22、以及生成指示在通路19的操作状态 之间进行切换的通路数切换分组的通路数切换分组生成部24。 在Tx缓冲器20，存储了在数据链路层生成的事务层分组(TLP)和数据链路层数据 分组(DLLP)。 Tx缓冲器20、控制分组生成部22和通路数切换分组生成部24连接至复用器(MUX) 26。复用器26选择性地输出从Tx缓冲器20、控制分组生成部22和通路数切换分组 生成部24输入的数据。 在复用器26的输出侧连接有字节剥离部28。 字节剥离部28以字节为单位将要发送的数据分配给通路19。在本示例性实施方 式中，示出了设置有四条通路19A到19D的情况。在通路19A到19D中的每一条，设置有加 扰部30、8B/10B编码器32、并-串转换部34和差动驱动器36。 8B/10B编码器32连接至加 扰部30的输出侧。并-串转换部34连接至8B/10B编码器32的输出侧。差动驱动器36 连接至并_串转换部34的输出侧。 加扰部30依照预定转换规则使从字节剥离部28输入的数据的模式随机化，并防 止EMI (电磁干扰)集中在特定的频率。 8B/10B编码器32对在加扰部30随机化的数据进行8B/10B编码。在8B/10B编码 中，因为数据内合并有时钟信息，所以不必为数据传输提供单独的时钟信号。因此，布线变 得容易，并且在时钟与数据之间不会产生时间差。 并-串转换部34将在8B/10B编码器32进行了编码的数据转换成串行位串，并将 其输出至差动驱动器36。 在差动驱动器36，将输入的数字位串转换成模拟差动信号并将其输出。 如图2B所示，在接收数据的接收侧上的通路19A到19D中的每一条都设置有差动 接收器40、串-并转换部42、8B/10B解码器44和解扰部46。串-并转换部42连接在差动 接收器40的输出侧。8B/10B解码器44连接在串-并转换部42的输出侧。解扰部46连接 在8B/10B解码器44的输出侧。 在发送侧的8B/10B编码器32进行了 8B/10B编码的串行位串中按固定频率产生 0 — 1禾P本文档来自技高网...
【技术保护点】
一种信息传输系统，该信息传输系统包括：信息发送装置和信息接收装置，所述信息发送装置包括：生成单元，其生成指示多个传输路径中的每一个传输路径的操作状态之间的切换的指示信息，所述多个传输路径并行设置并且分别能够在多个操作状态间进行切换，所述多个操作状态包括可以进行数据传输的有效状态和不能进行数据传输的睡眠状态；以及发送单元，其将要传输的信息分配给在所述生成单元生成的所述指示信息中设置为有效状态的传输路径，并将所述指示信息发送到设置为所述有效状态的所述传输路径中的一个传输路径，并且，所述信息接收装置包括：接收单元，其接收通过所述传输路径传输的信息；以及复原单元，其基于在所述接收单元通过所述传输路径接收的所述指示信息中设置为有效状态的所述传输路径传输的信息，对要传输的信息进行复原。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：丑米梨惠，阿部雅幸，川染一路，江户川和也，三之轮聪，
申请(专利权)人：富士施乐株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。