影像处理系统与内存装置的取样相位校正方法制造方法及图纸

本发明专利技术涉及一种影像处理系统与内存装置的取样相位校正方法，该影像处理系统包括一内存装置、一内存装置控制器以及一处理器。内存装置控制器在一取样相位校正周期内提供一既定数量的取样相位、传送一特定测试数据至一数据线、分别根据取样相位取样特定测试数据、以及根据一最佳取样相位校正时脉信号的上升缘。处理器在取样相位校正周期内检测被取样的特定测试数据以取得定义出可用以正确取样特定测试数据的一最小取样相位与一最大取样相位、以及根据最小与最大取样相位决定最佳取样相位，其中最小与最大取样相位定义出一有效取样区间，并且最佳取样相位位于有效取样区间的前半部。

【技术实现步骤摘要】

本专利技术是有关于一种内存装置的最佳取样相位校正方法，特别是有关于一种同步 动态随机存取内存装置的最佳取样相位校正方法。
技术介绍
当存取内存装置时，通常需要一些控制信号用以控制数据存取的正确性，这些控 制信号可包括，例如，用以指示数据储存位置信息的地址信号、以及用以作为取样数据的时 间参考依据的时脉信号等。以单存取(Single Data Rate, SDR)的内存装置为例，通常会在 时脉的上升缘(rising edge)取样数据。而对于双存取(Double Data Rate, DDR)的内存 装置，则是在时脉的上升缘与下降缘(falling edge)皆可取样数据，借此提高数据的传输 速率。图1是显示数据在线的数据DATA与时脉信号CLOCK的时序图。如图所示，由于数 据在线的数据可能会持续变化，因此取样数据的时间点是否正确会关系到数据取样的准确 率。例如，若在数据由高至低或由低至高的转换瞬时、或者在接近转换瞬时时进行数据取 样，则可能会得到错误的取样结果。传统内存装置的取样相位是定义在固定的取样点，也就是使用固定的时脉上升缘 (或下降缘)与数据线的数据有效窗(Data Valid Window,DVff)的相对关系进行取样。然 而，由于内存装置的数据有效窗易受供应电压、温度、操作频率或IC制程的变化影响而产 生偏移，因而造成数据存取异常。因此，为了避免因数据有效窗偏移而造成的存取错误，需 要一种最佳取样相位校正方法，用以取得内存装置的最佳取样相位，并且所校正出的最佳 取样相位不会因供应电压、温度、操作频率或IC制程的变化而造成数据存取错误。专利技术内容本专利技术的目的在于提供一种影像处理系统及取样相位校正方法，用以取得内存装 置的最佳取样相位，并且所校正出的最佳取样相位不会因供应电压、温度、操作频率或IC 制程的变化而造成数据存取错误。根据本专利技术的一实施例，本专利技术提供一种影像处理系统，包括一内存装置、一内存 装置控制器以及一处理器。内存装置用以储存多个影像数据。内存装置控制器耦接至内存 装置，用以根据一时脉信号与一地址信号透过多条数据线存取影像数据，其中在一取样相 位校正周期内，内存装置控制器根据不同的时间长度延迟时脉信号的上升缘，用以提供一 既定数量的取样相位、传送一特定测试数据至数据线、分别根据取样相位取样特定测试数 据、以及根据一最佳取样相位校正时脉信号的上升缘，用以正确存取影像数据。处理器耦接 至内存装置控制器，用以自一主机接收影像控制信号、处理影像控制信号并对应产生影像 数据，其中在取样相位校正周期内，处理器检测被取样的特定测试数据以取得定义出可用 以正确取样特定测试数据的一最小取样相位与一最大取样相位、以及根据最小取样相位与 最大取样相位决定最佳取样相位，其中最小取样相位与最大取样相位定义出一有效取样区4间，并且最佳取样相位位于有效取样区间的前半部。本专利技术的另一实施例提供一种内存装置的取样相位校正方法，其中内存装置包括 一或多条数据线用以传输存取自内存装置的数据，以及一时脉信号线用以传输一时脉信 号。上述方法包括在时脉信号的一时脉周期内提供一既定数量的取样相位，其中取样相位 是分别通过根据不同的时间长度延迟时脉周期的上升缘而取得；传送一特定测试数据至数 据线；分别根据取样相位取样特定测试数据，以取得一最小取样相位与一最大取样相位，其 中最小取样相位为具有最短时间延迟并且可正确取样特定测试数据的一取样相位，并且最 大取样相位为具有最长时间延迟并且可正确取样特定测试数据的一取样相位，并且最小取 样相位与最大取样相位定义出一有效取样区间；根据有效取样区间决定一较佳取样相位范 围，其中较佳取样相位范围位于有效取样区间的前半部；以及根据较佳取样相位范围决定 一最佳取样相位，并根据最佳取样相位校正时脉信号用以存取数据。本专利技术的影像处理系统与取样相位校正方法，可取得内存装置的最佳取样相位， 并且所校正出的最佳取样相位不会因供应电压、温度、操作频率或IC制程的变化而造成数 据存取错误，从而可避免因数据有效窗偏移而造成的存取错误。附图说明图1是显示数据与时脉信号的时序图2是显示根据本专利技术的-一实施例所述的影像处理系统；图3是显示根据本专利技术的-一实施例所述的取样相位校正流程图4是显示根据本专利技术的-一实施例所述的取样相位校正方法流程图5是显示根据本专利技术的-一实施例所述的数据有效取样区间示意图。主要组件符号说明200 ‘ 影像处理系统；201 ‘ 内存装置；202 ‘ 内存装置控制器；203 ‘ 处理器；204 , 只读存储器装置；205 ‘ 影像处理装置；501 ‘ 时间区间；DATA 数据；ADD、CLOCK、CK0, CK1^CK2, CKn, Sv 信号。具体实施例方式为使本专利技术的制造、操作方法、目标和优点能更明显易懂，下文特举几个较佳实施 例，并配合所附附图，作详细说明如下实施例图2是显示根据本专利技术的一实施例所述的影像处理系统。影像处理系统200包括 内存装置201、影像处理装置205、处理器203以及只读存储器装置204。影像处理装置205 自一主机(图未示)接收影像控制信号Sv、处理影像控制信号Sv并产生对应的影像数据。内存装置201用以储存影像数据。影像处理装置205可包括内存装置控制器202用以控制 内存装置201的存取操作，其中内存装置控制器202根据时脉信号CLOCK与地址信号ADD 透过多条数据线存取影像数据DATA。根据本专利技术的一实施例，内存装置201可以是同步动 态随机存取内存(Synchronous Dynamic Random Access Memory，SDRAM)，并且只读存储器 装置204可以是一电子可擦拭可编程只读存储器(Electrically Erasable Programmable Read Only Memory)。根据本专利技术的一实施例，处理器205可以软件以及/或韧体的形式储存事先定义 的算法，用以执行该算法，并用以控制内存装置控制器202在一相位校正周期内执行内存 装置201的取样相位检测与校正程序。值得注意的是，图2所示的处理器203也可整合于 影像处理装置205内，因此本专利技术并不限于使用如图2所示的架构。根据本专利技术的一实施例，取样相位校正周期可被设定于影像处理系统200开机后 立即执行取样相位校正，或被设定于任意时间点。图3是显示根据本专利技术的一实施例所述 的取样相位校正流程图。在此实施例中，取样相位校正程序被设定于影像处理系统200开 机后立即执行。如图所示，系统开机后(步骤S301)，处理器203判断是否需要先校正取样 相位(步骤S302)。根据本专利技术的一实施例，处理器203可先检查只读存储器装置204是否 已储存先前取得的最佳取样相位。若只读存储器装置204并未储存任一最佳取样相位，则 处理器203开始执行取样相位校正(步骤S303)，用以取得一最佳取样相位，并将取得的最 佳取样相位储存于只读存储器装置204内(步骤S304)。另一方面，若只读存储器装置204 已储存一最佳取样相位，则处理器203指示内存装置控制器202根据只读存储器装置204 内所储存的最佳取样相位设定(或校正)时脉信号的相位(步骤S305)，并且根据此最佳取 样相本文档来自技高网...

【技术保护点】
一种影像处理系统，其特征在于，包括：一内存装置，用以储存多个影像数据；一内存装置控制器，耦接至所述内存装置，用以根据一时脉信号与一地址信号透过多条数据线存取所述影像数据，其中在一取样相位校正周期内，所述内存装置控制器根据不同的时间长度延迟所述时脉信号的上升缘，用以提供一既定数量的取样相位、传送一特定测试数据至所述数据线、分别根据所述取样相位取样所述特定测试数据、以及根据一最佳取样相位校正所述时脉信号的上升缘，用以正确存取所述影像数据；以及一处理器，耦接至所述内存装置控制器，用以自一主机接收影像控制信号、处理所述影像控制信号并对应产生所述影像数据，其中在所述取样相位校正周期内，所述处理器检测被取样的所述特定测试数据以取得定义出可用以正确取样所述特定测试数据的一最小取样相位与一最大取样相位、以及根据所述最小取样相位与所述最大取样相位决定所述最佳取样相位，其中所述最小取样相位与所述最大取样相位定义出一有效取样区间，并且所述最佳取样相位位于所述有效取样区间的前半部。

【技术特征摘要】

【专利技术属性】
技术研发人员：萧胜仁，吴佳霖，苏佑宽，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：71