指令执行方法、微控制器、电子设备及存储介质技术

本发明专利技术涉及计算机技术领域，提供一种指令执行方法、微控制器、电子设备及存储介质。微控制器中包括通信连接的处理核和存储器件，处理核获取待处理指令，并获取待处理指令中的访问地址得到目标访问地址；然后在目标访问地址有效的情况下，通过总线按照目标访问地址进行寻址；当寻址成功时，通过总线访问目标访问地址对应的存储器件并执行待处理指令；当寻址失败时，通过执行预设的异常处理函数获取待处理指令的下一条指令并执行。本发明专利技术通过处理核在寻址失败时继续获取指令并执行，从而可以避免处理核直接挂掉的情况，并且提高了执行效率。并且提高了执行效率。并且提高了执行效率。

【技术实现步骤摘要】
指令执行方法、微控制器、电子设备及存储介质


[0001]本专利技术涉及计算机
，具体而言，涉及一种指令执行方法、微控制器、电子设备及存储介质。

技术介绍

[0002]处理核在执行指令的过程中，经常会访问一些外接的存储器件。当这些存储器件出现异常如存储器件出现故障或者未供电或者处于特定模式下无法访问等情况时，对于处理核来说，其访问地址存在异常即是空洞地址。针对这种情况，目前常见的方式是让处理核进入异常处理流程，但是通常的异常处理流程容易导致处理核陷入死循环，无法继续执行指令。

技术实现思路

[0003]有鉴于此，本专利技术的目的在于提供一种指令执行方法、微控制器、电子设备及存储介质。
[0004]为了实现上述目的，本专利技术采用的技术方案如下：
[0005]第一方面，本专利技术提供一种指令执行方法，应用于微控制器中的处理核，所述微控制器还包括通过总线与所述处理核连接的存储器件，所述方法包括：
[0006]获取待处理指令，并获取所述待处理指令中的访问地址得到目标访问地址；
[0007]在所述目标访问地址有效的情况下，通过所述总线按照所述目标访问地址进行寻址；
[0008]当寻址成功时，通过所述总线访问所述目标访问地址对应的存储器件并执行所述待处理指令；
[0009]当寻址失败时，通过执行预设的异常处理函数获取所述待处理指令的下一条指令并执行。
[0010]在可选的实施方式中，所述方法还包括：
[0011]在所述目标访问地址无效的情况下，获取所述待处理指令的下一条指令并执行。
[0012]在可选的实施方式中，在所述获取待处理指令，并获取所述待处理指令中的访问地址得到目标访问地址之后，所述方法还包括：
[0013]判断所述目标访问地址是否属于预设的合法地址区间；
[0014]若是，则确定所述目标访问地址有效；
[0015]若否，则确定所述目标访问地址无效。
[0016]在可选的实施方式中，所述微控制器还包括链接寄存器和临时寄存器；
[0017]所述通过执行预设的异常处理函数获取所述待处理指令的下一条指令，包括：
[0018]通过执行预设的异常处理函数，从所述链接寄存器中获取所述待处理指令的地址得到第一指令地址；
[0019]将所述第一指令地址存储至所述临时寄存器，并基于所述第一指令地址和所述待
处理指令的指令长度，计算所述待处理指令的下一条指令的地址得到第二指令地址；
[0020]将所述第二指令地址存储至所述链接寄存器，并按照所述第二指令地址获取所述待处理指令的下一条指令。
[0021]在可选的实施方式中，所述微控制器通过串口与移动终端通信连接，所述方法还包括：
[0022]在接收到所述移动终端发送的错误日志调取命令时，基于所述临时寄存器中全部指令的地址生成错误日志，并将所述错误日志发送给所述移动终端。
[0023]在可选的实施方式中，所述微控制器还包括状态寄存器；
[0024]在所述获取待处理指令，并获取所述待处理指令中的访问地址得到目标访问地址之后，所述方法还包括：
[0025]通过所述总线按照所述目标访问地址进行寻址；
[0026]当寻址成功时，通过所述总线访问所述目标访问地址对应的存储器件并执行所述待处理指令；
[0027]当寻址失败时，通过所述状态寄存器记录所述待处理指令对应的错误数据和获取所述待处理指令的下一条指令并执行。
[0028]在可选的实施方式中，所述方法还包括：
[0029]从所述状态寄存器中获取所述待处理指令对应的错误数据；
[0030]在所述待处理指令对应的错误数据为预设的错误码时，获取所述错误码对应的故障类型，并确定所述待处理指令的失败原因为所述故障类型；
[0031]在所述待处理指令对应的错误数据为预设数值时，确定所述待处理指令的失败原因为所述目标访问地址是非法地址。
[0032]第二方面，本专利技术提供一种微控制器，所述微控制器包括通过总线连接的处理核和存储器件，所述处理核用于实现前述实施方式中任意一项所述的指令执行方法。
[0033]第三方面，本专利技术提供一种电子设备，所述电子设备包括前述实施方式所述的微控制器。
[0034]第四方面，本专利技术提供一种存储介质，所述存储介质上存储有计算机程序，该计算机程序被微控制器中的处理核执行时，实现前述实施方式中任意一项所述的指令执行方法。
[0035]本专利技术提供的指令执行方法、微控制器、电子设备及存储介质，微控制器中包括通信连接的处理核和存储器件，处理核获取待处理指令，并获取待处理指令中的访问地址得到目标访问地址；然后在目标访问地址有效的情况下，通过总线按照目标访问地址进行寻址；当寻址成功时，通过总线访问目标访问地址对应的存储器件并执行待处理指令；当寻址失败时，通过执行预设的异常处理函数获取待处理指令的下一条指令并执行。本专利技术通过处理核在寻址失败时继续获取指令并执行，从而可以避免处理核直接挂掉的情况，并且提高了执行效率。
[0036]为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0037]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0038]图1示出了本专利技术实施例提供的微控制器的示意图；
[0039]图2示出了本专利技术实施例提供的指令执行方法的一种流程示意图；
[0040]图3示出了本专利技术实施例提供的微控制器的又一种示意图；
[0041]图4示出了本专利技术实施例提供的微控制器的又一种示意图；
[0042]图5示出了本专利技术实施例提供的指令执行方法的又一种流程示意图。
[0043]图标：100
‑
微控制器；110
‑
总线；120
‑
处理核；130
‑
存储器件；150
‑
链接寄存器；170
‑
临时寄存器；190
‑
状态寄存器。
具体实施方式
[0044]下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。
[0045]因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0046]需要说明的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种指令执行方法，其特征在于，应用于微控制器中的处理核，所述微控制器还包括通过总线与所述处理核连接的存储器件，所述方法包括：获取待处理指令，并获取所述待处理指令中的访问地址得到目标访问地址；在所述目标访问地址有效的情况下，通过所述总线按照所述目标访问地址进行寻址；当寻址成功时，通过所述总线访问所述目标访问地址对应的存储器件并执行所述待处理指令；当寻址失败时，通过执行预设的异常处理函数获取所述待处理指令的下一条指令并执行。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述目标访问地址无效的情况下，获取所述待处理指令的下一条指令并执行。3.根据权利要求1所述的方法，其特征在于，在所述获取待处理指令，并获取所述待处理指令中的访问地址得到目标访问地址之后，所述方法还包括：判断所述目标访问地址是否属于预设的合法地址区间；若是，则确定所述目标访问地址有效；若否，则确定所述目标访问地址无效。4.根据权利要求1所述的方法，其特征在于，所述微控制器还包括链接寄存器和临时寄存器；所述通过执行预设的异常处理函数获取所述待处理指令的下一条指令，包括：通过执行预设的异常处理函数，从所述链接寄存器中获取所述待处理指令的地址得到第一指令地址；将所述第一指令地址存储至所述临时寄存器，并基于所述第一指令地址和所述待处理指令的指令长度，计算所述待处理指令的下一条指令的地址得到第二指令地址；将所述第二指令地址存储至所述链接寄存器，并按照所述第二指令地址获取所述待处理指令的下一条指令。5.根据权利要求4所述的方法，其特征在于，所述...

【专利技术属性】
技术研发人员：颜益，陈振宇，韩薇，
申请(专利权)人：杭州鸿钧微电子科技有限公司，
类型：发明
国别省市：