非易失存储单元及其制备、控制方法、非易失存储系统技术方案

本发明专利技术公开了一种非易失存储单元及其制备、控制方法、非易失存储系统，属于存储技术领域，包括：由下至上依次层叠的第一金属电极层、第一电介质层、阈值开关层和第二金属电极层；其中，第一电介质层为上表面经过表面预处理后的电介质层，通过对第一电介质的上表面进行表面预处理，使得与电介质表面接触的阈值开关层表面具有更多的界面态，从而使得阈值开关层因上、下表面的较大界面态差异而在初始沉积状态即引入极性界面影响，进而使得阈值开关层在正负向电操作时的阈值态差异更显著；本发明专利技术大大提高了阈值增量，更适合用于大规模OTS

【技术实现步骤摘要】
非易失存储单元及其制备、控制方法、非易失存储系统


[0001]本专利技术属于存储
，更具体地，涉及一种非易失存储单元及其制备、控制方法、非易失存储系统。

技术介绍

[0002]动态随机存取存储器(DynamicRandomAccessMemory，DRAM)因其兼具速度和存储密度的优势，在过去几十年一直作为计算机存储架构的主存储器。然而，随着技术节点进入20nm后，DRAM受限于尺寸微缩导致的电容量减小及晶体管漏电流增大，已逼近尺寸微缩的物理极限，并且DRAM进一步微缩所需的复杂工艺和高昂成本还导致其微缩带来的成本收益逐渐趋向饱和，在物理尺寸和成本上形成壁垒而造成“微缩墙”。
[0003]为此，需要在匹配DRAM存取速度的基础上，可以实现更小的工艺尺寸的新型存储器。而目前几种主流的基于电阻转变机制的新型存储器中，阻变存储器(ResistiveRandomAccessMemory，RRAM)和相变存储器(Phase
‑
ChangeMemory，PCM)因为存储单元内部在擦写过程中必须经过结构的非易失性转变，读写速度难以匹配DRAM。而基于自旋矩转移的磁性随机存储器(spin
‑
transfertorquemagnetoresistenceRandomAccessMenory，STT
‑
MRAM)在读写速度上虽具有优势，但在可扩展性、存储密度和成本上均有劣势，被认为更适合用于静态随机存取存储器(StaticRandom
‑
Access Memory，SRAM)的应用场景，而铁电随机存取存储器(FerroelectricRAM，FeRAM)则同样面临严重的尺寸微缩问题。
[0004]奥式阈值开关(OvonicThresholdSwitch)具有开关速度快、工艺成本低、易三维堆叠等特点，作为存储单元其在速度和密度上足以匹配DRAM应用场景。目前，已有基于奥式阈值开关的可控的阈值电压变化实现信息存储的相应方案。但是，基于现有方案实现的两个阈值电压态存在阈值增量主要来源于阈值开关层材料的特性，优化难度较高，优化力度有限，难以得到阈值增量较大的OTS非易失存储单元，使其可以用于实现大规模OTS
‑
only存储器阵列。

技术实现思路

[0005]针对现有技术的以上缺陷或改进需求，本专利技术提供了一种非易失存储单元及其制备、控制方法、非易失存储系统，其目的在于提供一种具有大阈值窗口的OTS非易失存储单元。
[0006]为了实现上述目的，第一方面，本专利技术提供了一种非易失存储单元，包括：由下至上依次层叠的第一金属电极层、第一电介质层、阈值开关层和第二金属电极层；
[0007]阈值开关层材料为硫系半导体合金；
[0008]第一电介质层为上表面经过表面预处理后的电介质层，用于为阈值开关层的下表面引入界面缺陷，从而增大阈值开关层上、下表面之间的界面态差异。
[0009]进一步优选地，表面预处理包括：等离子体清洗处理、氩离子表面轰击处理、表面平滑刻蚀处理或化学机械技术抛光处理。
[0010]进一步优选地，阈值开关层材料包括：Ge、Se、Te、S、As中的一种或多种。
[0011]进一步优选地，阈值开关层材料还包括：掺杂元素；其中，掺杂元素包括：C、Si、N、Sb、B、O、Al、Ga、In、Sn中的一种或多种。
[0012]进一步优选地，第一电介质层的厚度为0.5
‑
5nm。
[0013]进一步优选地，上述非易失存储单元，还包括：设置在阈值开关层和第二金属电极层之间的第二电介质层。
[0014]进一步优选地，第二电介质层的厚度为0.5
‑
5nm。
[0015]第二方面，本专利技术提供了一种上述非易失存储单元的制备方法，包括：
[0016]在第一金属电极层上沉积第一电介质层，并对第一电介质层的上表面进行表面预处理；
[0017]在第一电介质层的上表面上沉积阈值开关层；其中，阈值开关层材料为硫系半导体合金；
[0018]在阈值开关层上沉积第二金属电极层，得到非易失存储单元。
[0019]第三方面，本专利技术提供了一种上述非易失存储单元的控制方法，包括：
[0020]当接收到写第一数据指令后，向非易失存储单元施加第一电压，使非易失存储单元导通；此时，非易失存储单元具有第一阈值电压；
[0021]当接收到写第二数据指令后，向非易失存储单元施加与第一电压方向相反的第二电压，使非易失存储单元导通；此时，非易失存储单元具有第二阈值电压；
[0022]当接收到读取指令后，向非易失存储单元施加与第一电压方向相同的读取电压，并判断非易失存储单元是否导通，若导通，则读取结果为第一数据；否则，读取结果为第二数据；
[0023]其中，第一数据和第二数据中，一个为逻辑“1”，另一个为逻辑“0”；读取电压的幅值处于第一阈值电压和第二阈值电压之间。
[0024]第四方面，本专利技术提供了一种非易失存储系统，包括：控制单元和本专利技术第一方面所提供的非易失存储单元；
[0025]控制单元用于执行本专利技术第二方面所提供的控制方法。
[0026]总体而言，通过本专利技术所构思的以上技术方案，能够取得以下有益效果：
[0027]1、本专利技术提供了一种非易失存储单元，包括由下至上依次层叠的第一金属电极层、第一电介质层、阈值开关层和第二金属电极层；其中，第一电介质层为上表面经过表面预处理后的电介质层，通过对第一电介质的上表面进行表面预处理，使得与电介质表面接触的阈值开关层表面具有更多的界面态，从而使得阈值开关层因上、下表面的较大界面态差异而在初始沉积状态即引入极性界面影响，进而使得阈值开关层在正负向电操作时的阈值态差异更显著，大大提高了阈值增量，更适合用于大规模OTS
‑
only存储器阵列。
[0028]2、进一步地，本专利技术所提供的非易失存储单元中的非易失存储单元中的第一电介质层和第二电介质层还可以进一步缓解表面预处理所导致的漏电流明显增大的问题，保证OTS仍可用于大规模OTS
‑
only存储器阵列。具体地，在引入表面预处理技术后，阈值开关层会产生更多界面态，引入了更多带间态，使电子从价带跃迁到导带更容易，在同等外场下会产生更大的漏电；在引入了电介质层后，由于电介质层电绝缘的特性，电子在跃迁后仍需隧穿过电介质层才能形成漏电，所以仅有更少的电子可以产生漏电。
附图说明
[0029]图1为本专利技术实施例1提供的非易失存储单元的结构示意图；
[0030]图2为本专利技术实施例2提供的非易失存储单元的制备方法的流程图；
[0031]图3为本专利技术实施例4提供的非易失存储系统的结构示意图；
[0032]图4为本专利技术实施例4提供的根据本非易失存储单元的电学特性实现存储功能的示意图。
具体实施方式
[0033]为了使本专利技术的目的、技术方案及优点本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失存储单元，其特征在于，包括：由下至上依次层叠的第一金属电极层、第一电介质层、阈值开关层和第二金属电极层；所述阈值开关层材料为硫系半导体合金；所述第一电介质层为上表面经过表面预处理后的电介质层，用于为所述阈值开关层的下表面引入界面缺陷，从而增大所述阈值开关层上、下表面之间的界面态差异。2.根据权利要求1所述的非易失存储单元，其特征在于，所述表面预处理包括：等离子体清洗处理、氩离子表面轰击处理、表面平滑刻蚀处理或化学机械技术抛光处理。3.根据权利要求1所述的非易失存储单元，其特征在于，所述阈值开关层的材料包括：Ge、Se、Te、S、As中的一种或多种。4.根据权利要求1所述的非易失存储单元，其特征在于，所述阈值开关层的材料还包括：掺杂元素；其中，所述掺杂元素包括：C、Si、N、Sb、B、O、Al、Ga、In、Sn中的一种或多种。5.根据权利要求1所述的非易失存储单元，其特征在于，所述第一电介质层的厚度为0.5
‑
5nm。6.根据权利要求1
‑
5任意一项所述的非易失存储单元，其特征在于，还包括：设置在所述阈值开关层和所述第二金属电极层之间的第二电介质层。7.根据权利要求6所述的非易失存储单元，其特征在于，所述第二电介质层的厚度为0.5
‑
5n...

【专利技术属性】
技术研发人员：童浩，温晋宇，王伦，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：