高可靠性的micro芯片结构以及LED显示装置制造方法及图纸

本实用新型专利技术提供了一种高可靠性的micro芯片结构以及LED显示装置，其中，芯片结构包括：衬底以及若干像素单元；所述像素单元包括：自所述衬底上依次堆叠的N型外延层、发光层以及P型外延层、第一导电层以及P电极；其中，所述N型外延层上具有第一台阶；所述P型外延层上具有第二台阶；在各列以及第一行的相邻像素单元之间设有第一绝缘层以及第一连接单元；其中，所述第一绝缘层覆盖在所述发光层、P型外延层以及第一导电层的侧壁上，且所述第一绝缘层还覆盖在相邻像素单元之间、第一台阶上以及第二台阶上；所述第一连接单元覆盖在所述第一绝缘层上，且所述第一连接单元连接了相邻像素单元之间的P电极，用以实现P电极互联。用以实现P电极互联。用以实现P电极互联。

【技术实现步骤摘要】
高可靠性的micro芯片结构以及LED显示装置


[0001]本技术涉及半导体照明领域，尤其涉及一种高可靠性的micro芯片结构以及LED显示装置。

技术介绍

[0002]随着micro阵列芯片以及矩阵车灯显示用的阵列芯片不断发展，关于阵列芯片的可靠性要求会越来越高，低可靠性的芯片结构同时还制约着芯片的产业化发展。
[0003]目前的micro阵列芯片的结构中，均采用共N不共P的驱动模式，即对所有阵列芯片单元的N电极进行串联，再对P电极实现单独控制，然而为了达到共N的目的，需要使得阵列芯片上的各个像素单元之间的沟槽深度比较大，最终所得到的micro阵列芯片的结缘效果不加，并且由于阵列芯片上的像素单元的数量较多，使得在采用了上述共N不共P的芯片结构的电路连接处漏电风险增大，最终导致micro阵列芯片的光效偏低，可靠性能变差，寿命缩短等系列问题。

技术实现思路

[0004]本技术提供了一种高可靠性的micro芯片结构，用以提高芯片结构的可靠性能，实现芯片的产业化发展。
[0005]根据本技术的第一方面，提供了一种高可靠性的micro芯片结构，所述芯片结构包括：
[0006]衬底以及若干像素单元，所述若干像素单元生长在所述衬底上，所述若干像素单元在所述衬底上按阵列排列，且相邻像素单元之间的行间距和列间距相等；
[0007]所述像素单元包括：自所述衬底上依次堆叠的N型外延层、发光层以及P型外延层、第一导电层以及P电极；其中，所述N型外延层上具有第一台阶，所述发光层与所述P型外延层在所述第一台阶上依次堆叠；所述P型外延层上具有第二台阶；
[0008]在各列以及第一行的相邻像素单元之间设有第一绝缘层以及第一连接单元；其中，所述第一绝缘层覆盖在所述发光层、P型外延层以及第一导电层的侧壁上，且所述第一绝缘层还覆盖在相邻像素单元之间、第一台阶上以及第二台阶上；所述第一连接单元覆盖在所述第一绝缘层上，且所述第一连接单元连接了相邻像素单元之间的P电极，用以实现P电极互联；
[0009]所述芯片结构还包括：第二导电层以及第一N电极；其中，所述第一N电极置于所述衬底上，所述第二导电层覆盖在所述衬底上且所述第二导电层包裹所述第一N电极，用以实现共N互联。
[0010]可选的，所述芯片结构还包括：第二N电极；
[0011]所述第二N电极置于第一列或最后一列像素单元上的N型外延层的一侧，并且所述第二N电极还置于所述第一台阶上，且不与所述发光层相连接，用以从芯片结构的侧壁实现共N互联。
[0012]可选的，所述第二N电极的数量至少为一个。
[0013]可选的，所述芯片结构还包括：第二绝缘层；所述第二绝缘层覆盖在所述第二导电层以及所述第二N电极上。
[0014]可选的，所述第一绝缘层与所述第二绝缘层的材料为：氧化硅。
[0015]可选的，所述第一导电层为透明导电层；所述第二导电层为金属导电层。
[0016]可选的，所述第二导电层置于相邻像素单元之间，且覆盖在所述第一台阶面上，且所述第二导电层在第一台阶面上的高度小于发光层的高度，并且不与所述发光层相连接。
[0017]可选的，所述衬底为透明基板。
[0018]可选的，所述透明基板为玻璃基板或蓝宝石基板。
[0019]根据本技术的第二方面，提供了LED显示装置，包括第一方面及其可选方案涉及的高可靠性的micro芯片结构。
[0020]本技术提供的高可靠性的micro芯片结构，通过直接在需要进行P电极互联的像素单元之间的沟槽中间覆盖了第一绝缘层，并在绝缘层上直接通过金属引线实现对需要进行互联的P电极的连接，降低了在进行P电极连接时漏电的风险，提高了芯片结构的可靠性，
[0021]在其可选方案中，通过在直接在衬底上覆盖第二导电层，且第二导电层的高度与N型外延层一致，再通过第一N电极或第二N电极引出，实现了共N互联，且通过第一N电极以及第二N电极，可方便的供用户选择是从芯片侧方还是从P电极方向引出N电流。
附图说明
[0022]为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是本技术一实施例中高可靠性的micro芯片结构的俯视图一；
[0024]图2是本技术一实施例中沿图1A
‑
A的高可靠性的micro芯片结构截面示意图；
[0025]图3是本技术一实施例中沿图1B
‑
B的高可靠性的micro芯片结构的截面示意图。
[0026]附图标记说明：
[0027]100
‑
衬底；
[0028]200
‑
像素单元；
[0029]201
‑
N型外延层；
[0030]202
‑
发光层；
[0031]203
‑
P型外延层；
[0032]204
‑
第一导电层；
[0033]205
‑
P电极；
[0034]300
‑
第一绝缘层；
[0035]400
‑
第一连接单元；
[0036]500
‑
第二导电层；
[0037]600
‑
第一N电极；
[0038]700
‑
第二N电极；
[0039]800
‑
第二绝缘层。
具体实施方式
[0040]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0041]本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0042]下面以具体地实施例对本技术的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠性的micro芯片结构，其特征在于，所述芯片结构包括：衬底以及若干像素单元，所述若干像素单元生长在所述衬底上，所述若干像素单元在所述衬底上按阵列排列，且相邻像素单元之间的行间距和列间距相等；所述像素单元包括：自所述衬底上依次堆叠的N型外延层、发光层以及P型外延层、第一导电层以及P电极；其中，所述N型外延层上具有第一台阶，所述发光层与所述P型外延层在所述第一台阶上依次堆叠；所述P型外延层上具有第二台阶；在各列以及第一行的相邻像素单元之间设有第一绝缘层以及第一连接单元；其中，所述第一绝缘层覆盖在所述发光层、P型外延层以及第一导电层的侧壁上，且所述第一绝缘层还覆盖在相邻像素单元之间、第一台阶上以及第二台阶上；所述第一连接单元覆盖在所述第一绝缘层上，且所述第一连接单元连接了相邻像素单元之间的P电极，用以实现P电极互联；所述芯片结构还包括：第二导电层以及第一N电极；其中，所述第一N电极置于所述衬底上，所述第二导电层覆盖在所述衬底上且所述第二导电层包裹所述第一N电极，用以实现共N互联。2.根据权利要求1所述的高可靠性的micro芯片结构，其特征在于，所述芯片结构还包括：第二N电极；所述第二N电极置于第一列或最后一列像素单元上的N型外延层的一侧，并且所述第二N电...

【专利技术属性】
技术研发人员：郝茂盛，陈朋，杨磊，魏帅帅，袁根如，张楠，马后永，马艳红，
申请(专利权)人：上海芯元基半导体科技有限公司，
类型：新型
国别省市：