本发明专利技术公开了一种信息处理装置、信息处理方法以及计算机程序。该信息处理装置包括：多个节点，每一个节点都将处理器和至少一个存储器连接到系统总线；将节点互连的互连总线；以及在多个节点中的任何一个节点被连接到系统总线并执行数据处理的设备；以及，存储器选择单元，用于选择被连接到所述设备所连接到的系统总线的存储器，作为要被该设备访问的存储器。
【技术实现步骤摘要】
本专利技术涉及信息处理装置、信息处理方法以及计算M序。更具体 来说，本专利技术涉及具有根据非均匀存储器访问(NUMA)的结构(这是共 享存储器多处理器系统的体系结构)的信息处理装置、信息处理方法以及 计算絲序。
技术介绍
近年来，多处理器信息处理装置的数量越来越多，它们具有多个处 理器(中央处理单元(CPU))，并通过使用处理器进行并行处理来实现有 效的数据处理。在这样的多处理器系统中，多个处理器访问共享存储器。 在这样的系统中，NUMA用作为这样的体系结构，其中从每一个处理器 到存储器的访问的开销(access cost)不是均匀的。图1显示了带有NUMA体系结构的信息处理装置的结构示例。 如图1所示，多个芯片集11和21作为节点互连到纵横开关。用于在 从一个节点访问连接到另 一个节点的存储器时转换地址的地址转换表31 被连接到纵横开关。CPU-1 12、存储器-1 13以及设备-114通过充当本地总线的系统总 线1连接到芯片集11。 CPU-2 22、存储器-2 23以及设备-2 24通过充 当本地总线的系统总线2连接到芯片集22。存储器-1 13和存储器-2 23由CPU-1 12和CPU-2 22共享。在 利用这样的共享存储器结构的NUMA中，从每一个CPU到每一个存储器的访问开销不是均匀的。例如，当在CPU-112上运行的任务访问存储在存储器-2 23中的 数据时，需要通过芯片集11的系统总线1、纵横开关以及芯片集21的 系统总线2来访问存储器-2 23。如此，当其中正在运行任务的CPU和 其中存储了数据的存储器不在同一个本地总线(系统总线)上时，存储器 访问开销增大。已经提出了许多的措施，以改善与具有NUMA体系结构的系统中 的存储器访问开销相关的性能。例如，日本专利No. 3832833 (International Business Machines Corp. (IBM))提出了这样的结构在 响应来自CPU的读取请求，经由不同于本地总线的总线提供数据时，实 现了 一致性通知(coherency communication)的低i^J^。此外，日本专利No. 3924206 (IBM)通过i殳置与lt据对应的直写指 示符以及确定是否可以对变化的详细信息进行緩存，来消除不必要的一致 性通知。此外，日本未经审查的专利申请出版物No. 2006 - 39822 (Canon Inc.)说明了这样的结构推测性地重复对多处理器的任务分配，并根据 每一个CPU中涉及的通信成本的值，确定任务和处理器的最优组合。然而，相关技术的这些技术只试图优化从CPU到存储器的存储器 访问。随着最近年来出现了涉及大量的数据的输"输出的设备，由于设 备驱动器而给CPU施加了较大的负载。如此，需要在考虑到设备的情况 下实现最优化。例如，利用前述的相关技术中的技术，在其中CPU和存储器位于 同 一个本地总线上但是设备和要被该设备访问的存储器不在同 一个本地 总线上的信息处理装置中没有有益的效果。具体来it，在如图2所示的 结构中没有有益的效果。请参看图2，如在图1中，芯片集11和21作为节点互连到纵 横开关。用于在从一个节点访问连接到另一个节点的存储器时转换地址的 地址转换表31连接到纵横开关。CPU-112、存储器-l 13以及设备-l 14经由充当本地总线的系统总 线1连接到芯片集11。 CPU-2 22、存储器-2 23以及设t2 24经由充当 本地总线的系统总线2连接到芯片集21。在连接到芯片集21 —侧的系统总线2的CPU-2 22上设置连接 到芯片集11 一侧的系统总线1的i殳备-114所用的i更备驱动器41。通过激活芯片集21 —侧的CPU-2 22中包括的i殳备驱动器41， 芯片集11 一侧的设备-114开始操作，而设备-114执行数据处理。例如， 当设备-114是网卡时，设备-114通过网络与外部进行通信。可替选地， 当i殳备-114是视频卡时，设备-114执行图像数据处理。通过经由纵横开关执行直接存储器访问(DMA),诸如通信数据或 视频数据的要由设备-1 14进行处理的数据43被存储在芯片集21 —侧 的存储器-2 23中。此外，当从存储器-223获取数据42时，设备-114经 由纵横开关执行DMA。相关技术中的这些技术只试图优化从CPU到存储器的存储器访 问。因此，如图2所示，如在其中i殳备和存储器不在同一个本地总线上 的信息处理装置中那样，在其中数据在设备、存储器以及CPU之间传输 的结构中，通过使用相关技术中的技术，不会充分地实现有益的效果。此外，日本专利No. 3123425 (Nippon Electric Co" Ltd. (NEC)) 说明了这样的结构通过将来自设备的中断分配在该时间点负载最低的 CPU来进行负载^t(同时使用神经网络)。通过关注每一个CPU上的 负载来设计此4支术。即使利用此结构，如图3所示，例如，当要被设备访问的存储器 不在CPU所连接到的本地总线上时，经由纵横开关执行来自设备的驱动 器的存储器访问，相应地，驱动器在其上运行的CPU的负载增大。如图3所示的信息处理装置具有类似于如图1和2所示结构的 结构。芯片集11和21作为节点互连到纵横开关。用于在从一个节点访 问连接到另一个节点的存储器时转换地址的地址转换表31连接到纵横 开关。CPU-1 12、存储器-l 13以及设ll 14经由充当本地总线的系统总 线1连接到芯片集11。 CPU-2 22、存储器-2 23以及设备-2 24经由充当 本地总线的系统总线2连接到芯片集21。在连接到芯片集21 —侧的系统总线2的CPU-2 22上设置连接 到芯片集11 一侧上的系统总线1的i殳备-114所用的i殳备驱动器41。通过激活芯片集21 —侧的CPU-2 22中包括的设备驱动器41，芯片集11 一侧的设备-114开始操作，且设备-114执行数据处理。例如， 当设备-1 14是网卡时，设备-1 14经由网络与外部进行通信处理。可替 选地，当设备-1 14是视频卡时，设备-114执行图像数据处理。在此结构示例中，与如图2所示的结构不同，通it^连接到系统 总线1 (这是连接到同一个芯片集的本地总线)的存储器-1 13执行 DMA，由设备-1 14处理的数据43作为数据44进行存储。此外，当从 存储器-1 13获取数据时，设备-1 14执行DMA。在此结构中，设备-1 14可以访问存储器-1 13而无需经由纵横开关， 相应地，可以降低存储器访问开销。然而，即使在此结构中，也需要芯片 集21 —侧的CPU-2 22上的驱动器41经由纵横开关访问存储器-113， 相应地，驱动器在其上运行的CPU的负载增大。
技术实现思路
需要提供一种具有NUMA体系结构的信息处理装置，其降低与设 备进行的访问相关的延迟，并通过最佳地组^i殳备所连接到的总线和设备 所用的设备驱动器在其上运行的处理器，提高了使用每一个处理器的效 率；还需要提供一种信息处理方法以及计算机程序。根据本专利技术的实施例，提供了一种包括下列元件的信息处理装置 多个节点，每一个节点都至少将处理器和存储器连接到系统总线；用于互 连节点的互连总线；被连接到多个节点中的任何一个节点本文档来自技高网...
【技术保护点】
一种信息处理装置，包括： 多个节点，每一个节点都至少将处理器和存储器连接到系统总线； 互连总线，用于互连所述节点； 被连接到所述多个节点中的任何一个节点的系统总线并执行数据处理的设备；以及 存储器选择单元，用于选择被 连接到所述设备所连接到的所述系统总线的存储器，作为要被所述设备访问的存储器。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：久曾神宏，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。