从电源ＶＤＤ到ＩＯ管脚之间的一种新型ＮＭＯＳ箝位及其应用方法技术

本发明专利技术提出一种半导体工业中防止静电放电至集成电路（ＩＣ）的保护网络。更确切地说，它是提供从电源（ＶＤＤ或ＶＳＳ）线到ＩＯ管脚之间一种新型ＮＭＯＳ箝位静电保护器件和系统，同时ＩＯ管脚也可承受高于电源电位的电压。使用传统的ＮＭＯＳ使其源端接ＶＤＤ漏端接输入输出管脚（ＨＶ－ｐａｄ），其ｐ＋的基底在静电的冲击下呈悬浮状态，一种耐高压的静电放电保护（ＨＶＥＳＤ）就此得以形成，该设置不仅保护了内部环路，而且不受两个节点上的电压差和上电下电所产生的后果的干扰，并且这一设置也可用于热插拔之需，这就意味着在电源开启状态下插入这样的装置，就不会介入任何明显的瞬态漏电流。

【技术实现步骤摘要】
从电源VDD到IO管脚之间的一种新型NMOS箝位及其应用 方法相关申请的交叉参考这一专利申请可参考同一作者所著的20040257728美国专利申请。专利技术的背景本专利技术适用的领域本专利技术所相关的领域是用于芯片中的静电放电保护(ESD)半导体器件线路，更具 体的是指在电源(VDD)和输入/输出管脚(I/O PAD)中连接电器件可提供一个箝位的静电 保护装置，而此输入/输出I/O管脚在正常的情况下可以承受高于VDD电源电压。相关已知的专利文献静电放电(ESD)是一种由一个物体对另外一个物体转移电荷的极短暂的现象。快 速的电荷转移所产生的瞬间电位差足以击穿绝缘介质如栅极的双氧化层(Si02)，从而使 MOS管永久失效。普通的ESD保护器件是在受保护的管脚上连接不同的集成电路元件在ESD 的暂态高压下开启，而平时呈关闭状态，开启后可在瞬间连接对地的回路，使ESD电流有效 地得到疏导，从而避免输入/输出管脚和内部的的电路受到损坏。附图说明图1(已有技术)所示的是一个典型的静电防护网，在这套电路中，一个内部的信 号电压S20从内部电路中传输到输出管脚(PAD) 24上，驱动级的反相器由N型M本文档来自技高网...

【技术保护点】
在电源ＶＤＤ和ＩＯ管脚之间或在两条有着相同或不同电位的电源线之间使用一种ＮＭＯＳ。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡煜，
申请(专利权)人：苏州芯美微电子科技有限公司，
类型：发明
国别省市：32[中国|江苏]