一种用于高速数据传输的数据对齐方法及装置制造方法及图纸

本申请提供一种用于高速数据传输的数据对齐方法及装置。方法包括：通过检测电路，检测并口数据信号中在前后两拍并口数据之间的用于数据对齐的同一控制字符的分布，基于所述分布测定并口数据信号的数据不对齐程度从而生成检测信号，并口数据信号是根据并口时钟信号采样差分串行信号得到的多拍并口数据，并口时钟信号是通过时钟分频电路对串口时钟信号分频得到，串口时钟信号从差分串行信号中恢复；通过时钟调整电路，根据检测信号生成时钟调整信号，发送到时钟分频电路，以及利用时钟调整信号改变时钟分频电路所输出的并口时钟信号的相位，从而降低检测电路后续测定的并口数据信号的数据不对齐程度。如此节省资源和降低延迟。迟。迟。

【技术实现步骤摘要】
一种用于高速数据传输的数据对齐方法及装置


[0001]本申请涉及计算机
，尤其涉及一种用于高速数据传输的数据对齐方法及装置。

技术介绍

[0002]在高速数字传输应用中一般采用差分串行信号进行高速数据传输，接收端通过时钟数据恢复电路从串行信号恢复得到串口时钟，再对串口时钟进行分频得到并口时钟，并口时钟用于从串行信号中恢复数据得到并口数据。后续电路进行数据对齐，需要识别特殊码字，例如高速串行计算机扩展总线标准（Peripheral Component Interconnect Express，PCIe）的6.0版本定义了具体编译码方案和特殊码字。现有技术中，对并口数据进行拼接，然后在拼接后数据中寻址所需的特殊码字，而码字在拼接后数据中的位置是随机的，因此带来的延迟损失也是随机的，最大可能延迟损失是随着并口数据位宽的增加而增大。随着数据传输速率越来越高，并口数据位宽也越来越大，在数据对齐环节产生的延迟损失带来的负面影响也越来越明显，而且因为延迟损失的随机性的特点也不利于维持数据传输的稳定性。
[0003]为此，本申请提供了一种用于高速数据传输的数据对齐方法及装置，用于解决存在于现有技术中的技术难题。

技术实现思路

[0004]第一方面，本申请提供了一种用于高速数据传输的数据对齐方法。所述数据对齐方法应用于数据对齐装置，所述数据对齐装置包括检测电路和时钟调整电路，所述时钟调整电路与所述检测电路和时钟分频电路连接。所述数据对齐方法包括：通过所述检测电路，检测并口数据信号中在前后两拍并口数据之间的用于数据对齐的同一控制字符的分布，基于所述分布测定所述并口数据信号的数据不对齐程度从而生成检测信号，其中，所述并口数据信号是根据并口时钟信号采样差分串行信号得到的多拍并口数据，所述并口时钟信号是通过所述时钟分频电路对串口时钟信号分频得到，所述串口时钟信号从所述差分串行信号中恢复；通过所述时钟调整电路，根据所述检测信号生成时钟调整信号，发送所述时钟调整信号到所述时钟分频电路，以及利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位，从而降低所述检测电路后续测定的所述并口数据信号的数据不对齐程度。
[0005]通过本申请的第一方面，利用检测电路和时钟调整电路构建了从测定所述并口数据信号的数据不对齐程度到生成检测信号，到根据所述检测信号生成时钟调整信号，再到利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位的反馈环路设计，实现了降低所述检测电路后续测定的所述并口数据信号的数据不对齐程度从而最终实现数据对齐的设计目的；将数据对齐环节的有关执行细节整合到了对串口时钟信号分频得到并口时钟信号的分频操作还有根据并口时钟信号采样差分串行信号得到并口数
据信号的采样操作的改进中，不需要对并口数据信号进行额外的缓存及处理，在数据对齐完成之后的由串转并电路输出的并口数据信号可以与并口时钟信号一起发送给弹性缓存进行后续处理，从而不需要对并口数据信号进行额外的缓存及处理，也就节省了资源同时也有利于降低处理延迟。
[0006]在本申请的第一方面的一种可能的实现方式中，所述同一控制字符包括连续的多个比特位，所述分布是所述多个比特位分布在所述前后两拍并口数据之间的比特位数量。
[0007]在本申请的第一方面的一种可能的实现方式中，所述并口数据信号的数据不对齐程度是所述同一控制字符分布在所述前后两拍并口数据中的后一拍并口数据的比特位数量。
[0008]在本申请的第一方面的一种可能的实现方式中，所述并口数据信号的数据不对齐程度指示所述同一控制字符的前侧或者后侧相对于所述前后两拍并口数据的边界的单位时间间隔差。
[0009]在本申请的第一方面的一种可能的实现方式中，所述多拍并口数据的边界是基于所述并口时钟信号的采样时钟沿确定，所述时钟调整电路利用所述时钟调整信号改变所述并口时钟信号的相位从而降低所述检测电路后续测定的所述并口数据信号中的控制字符的前侧相对于所述采样时钟沿的相位差。
[0010]在本申请的第一方面的一种可能的实现方式中，所述采样时钟沿是上升时钟沿。
[0011]在本申请的第一方面的一种可能的实现方式中，所述差分串行信号用于从发送端到接收端的高速数据传输，所述数据对齐装置被部署在所述接收端，所述同一控制字符在所述发送端被插入到所述差分串行信号以便用于在所述接收端进行数据对齐。
[0012]在本申请的第一方面的一种可能的实现方式中，用于在所述发送端和所述接收端之间进行高速数据传输的编解码方案限定多个特殊码字，所述同一控制字符是所述多个特殊码字中的任一特殊码字，所述多个特殊码字各自按照固定间隔或者不固定间隔在所述发送端被插入到所述差分串行信号。
[0013]在本申请的第一方面的一种可能的实现方式中，通过所述时钟调整电路，利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位从而使得所述检测电路后续测定的所述同一控制字符分布在所述并口数据信号中的前后两拍并口数据中的后一拍并口数据的比特位数量为零。
[0014]在本申请的第一方面的一种可能的实现方式中，通过所述时钟调整电路，利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位从而使得所述检测电路后续测定的所述同一控制字符的前侧或者后侧相对于所述前后两拍并口数据的边界的单位时间间隔差为零。
[0015]在本申请的第一方面的一种可能的实现方式中，通过所述时钟调整电路，利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位从而使得所述检测电路后续测定的所述并口数据信号中的控制字符的前侧对齐所述采样时钟沿。
[0016]在本申请的第一方面的一种可能的实现方式中，所述时钟调整电路包括时钟门控电路，所述时钟门控电路输出使能时钟信号到所述时钟分频电路，所述时钟分频电路用于当所述使能时钟信号指示开启时对所述串口时钟信号按照所述并口数据信号的位宽分频，所述时钟门控电路用于根据所述检测信号生成所述时钟调整信号，所述时钟调整信号使得
所述使能时钟信号在第一时钟周期指示关闭从而使得所述时钟分频电路所输出的所述并口时钟信号被延迟所述第一时钟周期。
[0017]在本申请的第一方面的一种可能的实现方式中，所述使能时钟信号被置高时指示开启，所述使能时钟信号被拉低时指示关闭，所述时钟门控电路用于根据所述检测信号在所述第一时钟周期拉低所述使能时钟信号从而使得所述时钟分频电路所输出的所述并口时钟信号被延迟所述第一时钟周期并且进而使得根据被延迟的所述并口时钟信号采样所述差分串行信号得到的所述并口数据信号被延迟与所述第一时钟周期相关联的第一拍数。
[0018]在本申请的第一方面的一种可能的实现方式中，所述数据对齐方法还包括：响应于所述时钟调整电路降低所述检测电路后续测定的所述并口数据信号的数据不对齐程度到零，所述检测电路和所述时钟调整电路进入低功耗状态。
[0019]第二方面，本申请实施例还提供了一种计算机设备，所述计算机设备包括存储器、处本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于高速数据传输的数据对齐方法，其特征在于，所述数据对齐方法应用于数据对齐装置，所述数据对齐装置包括检测电路和时钟调整电路，所述时钟调整电路与所述检测电路和时钟分频电路连接，所述数据对齐方法包括：通过所述检测电路，检测并口数据信号中在前后两拍并口数据之间的用于数据对齐的同一控制字符的分布，基于所述分布测定所述并口数据信号的数据不对齐程度从而生成检测信号，其中，所述并口数据信号是根据并口时钟信号采样差分串行信号得到的多拍并口数据，所述并口时钟信号是通过所述时钟分频电路对串口时钟信号分频得到，所述串口时钟信号从所述差分串行信号中恢复；通过所述时钟调整电路，根据所述检测信号生成时钟调整信号，发送所述时钟调整信号到所述时钟分频电路，以及利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位，从而降低所述检测电路后续测定的所述并口数据信号的数据不对齐程度。2.根据权利要求1所述的数据对齐方法，其特征在于，所述同一控制字符包括连续的多个比特位，所述分布是所述多个比特位分布在所述前后两拍并口数据之间的比特位数量。3.根据权利要求1所述的数据对齐方法，其特征在于，所述并口数据信号的数据不对齐程度是所述同一控制字符分布在所述前后两拍并口数据中的后一拍并口数据的比特位数量。4.根据权利要求1所述的数据对齐方法，其特征在于，所述并口数据信号的数据不对齐程度指示所述同一控制字符的前侧或者后侧相对于所述前后两拍并口数据的边界的单位时间间隔差。5.根据权利要求1所述的数据对齐方法，其特征在于，所述多拍并口数据的边界是基于所述并口时钟信号的采样时钟沿确定，所述时钟调整电路利用所述时钟调整信号改变所述并口时钟信号的相位从而降低所述检测电路后续测定的所述并口数据信号中的控制字符的前侧相对于所述采样时钟沿的相位差。6.根据权利要求5所述的数据对齐方法，其特征在于，所述采样时钟沿是上升时钟沿。7.根据权利要求1所述的数据对齐方法，其特征在于，所述差分串行信号用于从发送端到接收端的高速数据传输，所述数据对齐装置被部署在所述接收端，所述同一控制字符在所述发送端被插入到所述差分串行信号以便用于在所述接收端进行数据对齐。8.根据权利要求7所述的数据对齐方法，其特征在于，用于在所述发送端和所述接收端之间进行高速数据传输的编解码方案限定多个特殊码字，所述同一控制字符是所述多个特殊码字中的任一特殊码字，所述多个特殊码字各自按照固定间隔或者不固定间隔在所述发送端被插入到所述差分串行信号。9.根据权利要求3所述的数据对齐方法，其特征在于，通过所述时钟调整电路，利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位从而使得所述检测电路后续测定的所述同一控制字符分布在所述并口数据信号中的前后两拍并口数据中的后一拍并口数据的比特位数量为零。10.根据权利要求4所述的数据对齐方法，其特征在于，通过所述时钟调整电路，利用所述时钟调整信号改变所述时钟分频电路所输出的所述并口时钟信号的相位从而使得所述检测电路后续测定的所述同一控制字符的前侧或者后侧相对于所述前后两拍并口数据的
边界的单位时间间隔差为零。11.根据权利要求5所述的数据对齐...

【专利技术属性】
技术研发人员：王亚宁，
申请(专利权)人：芯耀辉科技有限公司，
类型：发明
国别省市：