超导电路的制备方法、系统、存储介质和电子装置制造方法及图纸

本申请公开了一种超导电路的制备方法、系统、存储介质和电子装置，属于超导电路技术领域。所述超导电路的制备方法，它包括：提供衬底，所述衬底上形成有具有断路缺陷的超导电路；确定所述断路缺陷所处的断路位置，并根据所述断路位置确定曝光版图；形成掩膜于所述衬底，并根据所述曝光版图图形化所述掩膜；以及，利用所述掩膜在所述断路位置镀膜获得连通的超导电路。与现有技术相比，本申请提供的技术方案能够实现量子芯片上超导电路的断路缺陷修复。修复。修复。

【技术实现步骤摘要】
超导电路的制备方法、系统、存储介质和电子装置


[0001]本申请属于超导电路领域，尤其是超导量子计算
，特别地，本申请涉及一种超导电路的制备方法、系统、存储介质和电子装置。

技术介绍

[0002]位于量子芯片上的量子比特是执行量子计算的基本单元，在量子比特周围存在多种不同功能的超导电路，例如主要由共面波导传输线路构建的驱动控制信号线、磁通调控信号线、读取信号线等。根据目前的制备工艺所制备的量子芯片常常出现共面波导传输线路意外断路的情况，并导致该超导电路整体出现断路而无法调控或读取量子比特等，这极大的影响了量子芯片的功能。

技术实现思路

[0003]本申请的目的是提供一种超导电路的制备方法、系统、存储介质和电子装置，能够对量子芯片上超导电路的断路缺陷进行修复。
[0004]本申请的一个实施例提供了一种超导电路的制备方法，它包括：
[0005]提供衬底，所述衬底上形成有具有断路缺陷的超导电路；
[0006]确定所述断路缺陷所处的断路位置，并根据所述断路位置确定曝光版图；
[0007]形成掩膜于所述衬底，并根据所述曝光版图图形化所述掩膜；以及，
[0008]利用所述掩膜在所述断路位置镀膜获得去除所述断路缺陷的超导电路。
[0009]如上所述的制备方法，在一些实施方式中，所述确定所述断路缺陷所处的断路位置的步骤，包括：测试各所述超导电路，确定处于电学断路状态的为目标电路；以及，检查所述目标电路，确定所述目标电路的断路位置。
[0010]如上所述的制备方法，在一些实施方式中，所述测试各所述超导电路的步骤，包括：提供测试电路，所述测试电路包括探针；构建坐标系，确定各所述超导电路的端口的坐标值；以及，根据所述坐标值移动所述探针至目标端口并进行测试，且所述探针位于所述目标端口时，所述超导电路接入所述测试电路。
[0011]如上所述的制备方法，在一些实施方式中，所述根据所述断路位置确定曝光版图的步骤，包括：确定所述断路位置在所述坐标系的坐标值，并根据所述断路位置在所述坐标系的坐标值确定曝光版图。
[0012]如上所述的制备方法，在一些实施方式中，所述确定所述超导电路的断路位置的步骤，包括：提供标准图，所述标准图包括标准电路；获取所述衬底的照片，并进行灰度处理获得比对照片；在所述比对照片中确定与所述标准电路对应的所述超导电路；以及，按照所述标准电路扫描对应的所述超导电路并获取灰度值，将灰度值处于预设范围的位置识别为断路位置。
[0013]如上所述的制备方法，在一些实施方式中，所述标准图包括标准芯片的照片、标准芯片的设计图至少之一。
[0014]如上所述的制备方法，在一些实施方式中，所述照片包括光镜照片、电镜照片至少之一。
[0015]本申请的另一个实施例提供了一种超导电路的制备系统，它包括：
[0016]供样模块，用于提供衬底，所述衬底上形成有具有断路缺陷的超导电路；
[0017]确定模块，用于确定所述断路缺陷所处的断路位置，并根据所述断路位置确定曝光版图；
[0018]掩膜图形模块，用于形成掩膜于所述衬底，并根据所述曝光版图图形化所述掩膜；以及，
[0019]断路修复模块，用于利用所述掩膜在所述断路位置镀膜获得去除所述断路缺陷的超导电路。
[0020]本申请的第三个实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行如上所述的方法。
[0021]本申请的第四个实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如上所述的方法。
[0022]与现有技术相比，本申请提供的一种超导电路的制备方法，先提供衬底，在衬底上确定超导电路的断路位置，并根据所述断路位置确定曝光版图，然后形成掩膜于所述衬底，并根据所述曝光版图图形化所述掩膜，再利用所述掩膜在所述断路位置镀膜获得连通的超导电路，从而可以对量子芯片上超导电路的断路缺陷实现了修复。
附图说明
[0023]图1为相关技术中所制备的超导电路的结构示意图；
[0024]图2为本申请提供的一个实施例中超导电路的结构示意图；
[0025]图3为本申请提供的一个实施例中一种超导电路的制备方法的流程图；
[0026]图4为本申请提供的一个实施例中一种超导电路的制备系统的结构图；
[0027]图5为本申请提供的一个实施例中多点并行扫描的示意图。
[0028]附图标记说明：
[0029]1－第一共面波导传输线路，11－第一中心传输导体，12－第一接地层，111－第一标准区导体，112－断路区导体，101－第一标准区间，102－第一断路敏感区间，103－第二断路敏感区间；
[0030]2－第二共面波导传输线路，21－第二中心传输导体，22－第二接地层，211－第二标准区导体，212－短路区导体，201－第二标准区间，202－第一短路敏感区间，203－第二短路敏感区间。
具体实施方式
[0031]下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
[0032]为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，
很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
[0033]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0034]另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
[0035]量子计算是一门从基本量子力学原理的角度去考虑计算过程的新学科，量子计算机的实现需要遵循量子力学规律的量子比特作为基本单元，即量子比特作为一个遵循量子力学规律的二能级系统，可以处于0和1的任意叠加状态。根据构建量子比特所采用的不同物理体系，量子比特在物理实现方式本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超导电路的制备方法，其特征在于，包括：提供衬底，所述衬底上形成有具有断路缺陷的超导电路；确定所述断路缺陷所处的断路位置，并根据所述断路位置确定曝光版图；形成掩膜于所述衬底，并根据所述曝光版图图形化所述掩膜；以及，利用所述掩膜在所述位置镀膜获得去除所述断路缺陷的超导电路。2.根据权利要求1所述的制备方法，其特征在于，所述确定所述断路缺陷所处的断路位置的步骤，包括：测试所述超导电路，确定处于电学断路状态的为目标电路；以及，检查所述目标电路，确定所述目标电路的断路位置。3.根据权利要求2所述的制备方法，其特征在于，所述测试各所述超导电路的步骤，包括：提供测试电路，所述测试电路包括探针；构建坐标系，确定各所述超导电路的端口的坐标值；以及，根据所述坐标值移动所述探针至目标端口并进行测试，且所述探针位于所述目标端口时，所述超导电路接入所述测试电路。4.根据权利要求3所述的制备方法，其特征在于，所述根据所述断路位置确定曝光版图的步骤，包括：确定所述断路位置在所述坐标系的坐标值，并根据所述断路位置在所述坐标系的坐标值确定曝光版图。5.根据权利要求1所述的制备方法，其特征在于，所述确定所述超导电路的断路位置的步骤，包括：提供标准图，所述标准图包括标...

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，赵勇杰，
申请(专利权)人：本源量子计算科技合肥股份有限公司，
类型：发明
国别省市：