电子电路基板的关于电源噪声抑制的设计妥当性验证方法技术

提供一种电子电路基板的关于电源噪声抑制的设计妥当性验证方法。关于印刷布线基板上的第ｉ个（ｉ＝１～ｎ）ＬＳＩ，将输入阻抗特性表示为Ｚｌｓｉ［ｉ］，将从印刷布线基板整体中除去了所述第ｉ个ＬＳＩ后的特性、并且是从所述第ｉ个ＬＳＩ的安装位置观察时的反射阻抗特性表示为Ｚ１１［ｉ］，则从印刷布线基板向所述ＬＳＩ输入的输入电压Ｖｉｎ［ｉ］由Ｖｉｎ［ｉ］＝ＶＤＤ－Ｚｌｓｉ［ｉ］×ＶＤＤ／（Ｚｌｓｉ［ｉ］＋Ｚ１１［ｉ］）给出，判定反射电压Ｖｒ［ｉ］＝Ｖｉｎ［ｉ］×（Ｚｌｓｉ［ｉ］＋Ｚ１１［ｉ］）／（Ｚｌｓｉ［ｉ］－Ｚ１１［ｉ］）是否满足｜Ｖｒ［ｉ］｜≤ΔＶ（电源变动允许范围）来验证设计妥当性。

【技术实现步骤摘要】

本专利技术涉及电源噪声分析技术，特别是涉及电子电路基板的与电源噪 声抑制相关的妥当性验证装置、方法以及程序。
技术介绍
对于安装在电子电路基板上的LSI (Large Integrated Circuit,大规模集成电路)等半导体元件来说，由于信号的高速化、电源的低电压化的不 断发展，电源噪声会对电子电路的稳定动作、质量造成影响。被称为电源 完整性(PI， power integrity)的电源噪声抑制对于电子电路设计来说是不 可或缺的。关于在电子电路基板(也称为"印刷布线基板"或"印刷电路基 板")的设计阶段等中对电源噪声进行抑制、分析的方法，提出了各种方 案。例如，在专利文献1中，作为在基板制造前的基板布线(layout)过 程中或者在完成了基板布线后评价是否形成了能够抑制电源电压变动并能 够防止不必要电磁辐射(由电源供应系统电路的谐振引起)的印刷电路基 板的方法而公开了以下印刷电路基板特性评价方法，该印刷电路基板特性 评价方法包括下述步骤计算出从安装在印刷电路基板上的各个有源元件 的电源端子连接位置观察时的基板内的电源供应系统电路的阻抗特性；计 算出从电源端子连接位置到连接在距其最近的位置处的电容元件的阻抗特 性；通过比较所述电源供应系统电路的阻抗特性和到所述电容元件为止的 阻抗特性的大小、相位、实部、虚部中的某一项来判断在该电源供应系统 电路内是否发生了谐振。这一方法从电源一GND设计信息中提取出阻抗信 息并计算出基板的谐振来验证设计的妥当性，但是未考虑LSI的特性等而 对电源噪声进行分析。即，未对来自LSI的在印刷电路基板上传播的电源噪声进行分析。作为考虑了从LSI向基板上传播的电源噪声的方法，例如在专利文献 2中，作为在印刷布线基板的设计阶段能够考虑印刷布线基板的影响来分 析半导体集成电路内部的电源噪声并能够对从半导体集成电路产生的印刷布线基板上的电源噪声进行分析的电源噪声分析方法而公开了以下方法，该方法包括下述阶段将半导体集成电路分割成多个第一单位区域，以对电源布线、电路、电路的电流消耗进行简化后的电源网、电容器、以及电流源来表示各个第一单位区域，通过对该多个第一单位区域汇总该电源网、电容器、以及电流源而求出该半导体集成电路的整体的模型，将安装 该半导体集成电路的印刷布线基板分割成多个第二单位区域，对各个第二单位区域以电源网和电容器来表示电源层，通过对该多个第二单位区域汇 总该电源网而求出该印刷布线基板的整体的模型，结合该半导体集成电路 的整体的模型和该印刷布线基板的整体的模型来解电路方程式。根据该电源噪声分析方法，结合半导体集成电路的电源噪声分析用模 型和印刷布线基板的电源噪声分析用模型来进行电源分析，由此对于所关 注的半导体集成电路来说能够考虑印刷布线基板上的其他半导体集成电路 所产生的电源噪声的影响，并且能够在此基础上对从半导体集成电路产生 并在印刷布线基板上传播的电源噪声进行分析。专利文献1:日本专利文献特开2005_251223号公报； 专利文献2:日本专利文献特开2005_31850号公报。 以下，给出本专利技术的相关技术的分析。在相关技术(例如专利文献1等)中，仅依据印刷布线基板和旁路电 容器的特性而未考虑成为噪声源的LSI的影响。结果，即使本来LSI所产 生的噪声量小，也必须采取电源噪声对策，从而有时会导致质量过高、即 成本上升。半导体器件的高速化会导致电源噪声增大，低电压化会导致电源噪声 耐受量下降，由此将使得印刷布线基板的设计有时简单有时复杂。这样，印刷布线基板中的电源噪声的抑制虽然是不可或缺的，但是恰 当地对电源噪声进行分析的方法却是不明确的。在其他的相关技术(专利文献2)中，能够在考虑印刷布线基板上的 其他半导体集成电路所产生的电源噪声的影响的同时对从半导体集成电路 产生并在印刷布线基板上传播的电源噪声进行分析，是结合该半导体集成 电路的整体的模型和该印刷布线基板的整体的模型来解电路方程式的方 法。这样看来，上述相关技术与后述的本专利技术的设计妥当性验证技术是完 全不同的。本申请的专利技术者认识到验证与电源噪声抑制相关的设计妥当性的必要 性，所述电源噪声抑制是基于印刷布线基板等电子电路基板中的电源噪声 的模型化而进行的。本专利技术的目的在于提供一种能够分析电子电路基板的电源噪声并进行 与电源噪声抑制相关的设计妥当性验证的方法、装置、以及记录有程序的 计算机可读的记录介质。
技术实现思路
简而言之，本申请所公开的专利技术为了解决上述问题而采用了以下方式。本专利技术的一个方式提供一种电子电路基板的设计妥当性验证方法(装 置、记录有程序的计算机可读的记录介质)，在所述电子电路基板上安装 半导体器件，所述验证方法的特征在于，求出对从所述电子电路基板侧向 所述半导体器件输入的电压的所述半导体器件中的反射电压，判定所述反 射电压是否处于能够保证所述半导体器件的工作的电源变动允许的范围内 来验证设计妥当性。在本专利技术中，根据反射系数求出对来自所述电子电路基板侧的输入电 压的所述半导体器件中的反射电压，所述反射系数是基于所述电子电路基板上的所述半导体器件的电源一GND间输入阻抗和除去了所述半导体器件 后的所述电子电路基板整体的反射阻抗特性而规定的。本专利技术也可以采用以下方式假定n个所述半导体器件安装在所述电 子电路基板上，其中所述n为预定的正整数，关于第i个所述半导体器件，其中i = l n，将输入阻抗特性表示为Zlsi，将从所述电子电路基板整体中除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性表示为Zll，将电源电压表示为VDD，则从所述电子电路基板向所述半导体器件输入的电压Vin由Vin=VDD—ZlsiXVDD/ (Zlsi+Zll)给出，通过Vr=VinX (Zlsi+Zll) / (Zlsi—Zll)求出反射电压Vr，判定是否满足所述反射电压Vr的绝对值I Vr I小于等于电源变动允许范围AV的条件、即I Vr I ^AV。本专利技术也可以采用以下方式将AV/VDD表示为v，当存在Zll、Zlsi不满足条件式0^ZllS {2v+l+V (8v+l) } XZlsi/ {2 (1一v) }的半导体器件时，判定为设计不妥当，当安装在所述电子电路基板上的所有半导体器件均满足上述条件式时，判定为设计妥当。根据本专利技术，能够验证电子电路基板的与电源噪声抑制相关的设计妥当性。附图说明图l是说明本专利技术的一个实施例的处理步骤的图2的(A) (B)是说明电子电路基板(印刷基板)的结构示例的图3是表示LSI安装基板的模型的图4是示意性地表示安装在印刷布线基板上的LSI芯片的内部结构的图5的(A) (D)是说明电源 GND平面模型(plane model)的图6的(A) (D)是表示电源一GND的阻抗特性的图；图7的(A) (B)是说明本专利技术的一个实施例中的电源噪声分析的图8是说明本专利技术的一个实施例的妥当性验证的图。具体实施例方式在说明本专利技术的设计妥当性验证之前，作为其前提首先说明基于反射理论的电源噪声分析方法。图7的(A)表示了本专利技术的概念，图7的(B)表示了作为本专利技术的基础的反射理论的概念。 一般来说，如果与不同特性阻抗的传输线路接触，则会发生反射。将这些特性阻抗本文档来自技高网...

【技术保护点】
一种电子电路基板的设计妥当性验证方法，在所述电子电路基板上安装半导体器件，所述验证方法的特征在于，　求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半导体器件中的反射电压，　判定所述反射电压是否处于能够保证所述半导体器 件的工作的电源变动允许的范围内来验证设计妥当性。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：柏仓和弘，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]