半导体结构及存储器制造技术

本公开提供一种半导体结构及存储器。半导体结构包括堆叠芯片组件，堆叠芯片组件包括堆叠设置的多个半导体芯片，各半导体芯片中均设置有第一电连接结构，相邻半导体芯片之间通过第一电连接结构连接；至少一个半导体芯片上设置有堆叠芯片测试垫，堆叠芯片测试垫与其所在的半导体芯片中的第一电连接结构以及待测试电路均相连，以将堆叠芯片测试垫接收的测试信号传输至各半导体芯片。本公开实施例提供的半导体结构通过设置堆叠芯片测试垫，无需与控制芯片连接即可实现对堆叠芯片组件的测试，提高该半导体结构的测试灵活性和适用性。该半导体结构的测试灵活性和适用性。该半导体结构的测试灵活性和适用性。

【技术实现步骤摘要】
半导体结构及存储器


[0001]本公开涉及半导体
，尤其涉及一种半导体结构及存储器。

技术介绍

[0002]为了满足集成电路的微型化和效率提升要求，封装技术不断提高，采用堆叠封装技术形成的三维堆叠芯片能够有效地利用芯片面积，提高存储容量。
[0003]在上述三维堆叠芯片的开发、生产等过程中，需要对其进行各项测试，以测试芯片的各项性能。然而，上述三维堆叠芯片在测试过程中存在着局限性，难以满足不同的测试要求。

技术实现思路

[0004]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0005]本公开提供一种半导体结构及存储器。
[0006]根据本公开实施例的第一方面，提供一种半导体结构，包括堆叠芯片组件，所述堆叠芯片组件包括堆叠设置的多个半导体芯片，各所述半导体芯片中均设置有第一电连接结构，相邻所述半导体芯片之间通过所述第一电连接结构连接；
[0007]至少一个所述半导体芯片上设置有堆叠芯片测试垫，所述堆叠芯片测试垫与其所在的半导体芯片中的第一电连接结构以及待测试本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括堆叠芯片组件，所述堆叠芯片组件包括堆叠设置的多个半导体芯片，各所述半导体芯片中均设置有第一电连接结构，相邻所述半导体芯片之间通过所述第一电连接结构连接；至少一个所述半导体芯片上设置有堆叠芯片测试垫，所述堆叠芯片测试垫与其所在的半导体芯片中的第一电连接结构以及待测试电路均相连，以将所述堆叠芯片测试垫接收的测试信号传输至各所述半导体芯片。2.根据权利要求1所述的半导体结构，其特征在于，所述第一电连接结构包括穿通电极，所述堆叠芯片测试垫通过第一导电层与所述穿通电极连接。3.根据权利要求2所述的半导体结构，其特征在于，每个所述堆叠芯片测试垫对应设置多个所述穿通电极，所述堆叠芯片测试垫呈方形，多个所述穿通电极设置于所述堆叠芯片测试垫的一侧边并沿该侧边间隔排布。4.根据权利要求1所述的半导体结构，其特征在于，同一所述半导体芯片上设置有多个所述堆叠芯片测试垫，不同的堆叠芯片测试垫用于接收不同的测试信号。5.根据权利要求4所述的半导体结构，其特征在于，所述测试信号包括命令信号、地址信号、数据信号和/或电源信号。6.根据权利要求1至5任一项所述的半导体结构，其特征在于，所述堆叠芯片测试垫设置于所述半导体芯片的边缘区域；或者，所述半导体芯片上设置有多个间隔排布的通道，所述通道之间具有间隔区域，所述堆叠芯片测试垫设置于所述间隔区域。7.根据权利要求6所述的半导体结构，其特征在于，所述堆叠芯片测试垫设置于所述半导体芯片的边缘区域的顶部。8.根据权利要求1至5任一项所述的半导体结构，其特征在于，各所述半导体芯片上均设置有晶圆测试垫，所述晶圆测试垫与其所在的半导体芯片中的待测试电路相...

【专利技术属性】
技术研发人员：杨正杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：