本申请提供一种芯片测试方法、装置及电子设备，涉及芯片测试技术领域，包括：确定封装后的待测芯片中的多个功能区；根据预设的分配规则，确定待测芯片的输入输出端口的分配方案；其中，所述分配方案包含输入输出端口与功能区的对应关系；所述分配规则包括：至少有一个或一组输入输出端口分配给多个功能区进行共用；基于所述分配方案，利用端口复用模块控制一个或一组输入输出端口，择一的与多个功能区中的一个功能区导通；将自动测试设备的测试向量通过一个或一组输入输出端口输入到导通的功能区中，对导通的功能区中的扫描链路进行测试，并通过一个或一组输入输出端口输出测试结果。本申请能够节约芯片测试资源，减少芯片的测试时间。时间。时间。
【技术实现步骤摘要】
一种芯片测试方法、装置及电子设备
[0001]本申请涉及芯片测试
，特别涉及一种芯片测试方法、装置及电子设备。
技术介绍
[0002]基于自动测试设备（Automatic Test Equipment，ATE）的扫描测试（scan test）是芯片出厂前必不可少的环节，scan test是一种高效的结构化测试方法，对于保证芯片的质量有着至关重要的意义。同时scan test占用的机台资源和测试时间很多，往往是测试的瓶颈所在，对于测试成本有较高影响。
[0003]在实际的芯片设计中，通常采用层次化（hierarchy）的结构，一个芯片下划分若干分区（partition），这种划分是基于功能需求，经常会出现大小不一的情况，可能存在一个大的partition和若干个小的partition，这种划分方式增加了可测性设计（Design For Testability，DFT）的复杂度。
[0004]为了提高测试的并行度，会对芯片的通用输入输出端口（GPIO）进行划分，按照各个分区的大小分配相对合理数量的GPIO，作为扫描测试的通道。通常情况下，即使特别小的分区也会至少分配到一个独立的GPIO，由于特别小的分区需要的测试向量较少，测试时间较短，因此会很快测试完成，而芯片的最终测试时间由最大的分区的测试时间决定的，因此当特别小的分区测试完成，其分配的GPIO处于闲置状态，而且闲置时间很长，造成测试资源的浪费。
技术实现思路
[0005]有鉴于此，本申请提供一种芯片测试方法、装置及电子设备，以解决现有的芯片ATE scan test中存在的测试资源浪费导致的测试时间较长的技术问题。
[0006]第一方面，本申请实施例提供一种芯片测试方法，包括：确定封装后的待测芯片中的多个功能区，所述功能区包括多条扫描链路；根据预设的分配规则，确定待测芯片的输入输出端口的分配方案；其中，所述分配方案包含输入输出端口与功能区的对应关系；所述分配规则包括：至少有一个或一组输入输出端口分配给多个功能区进行共用；基于所述分配方案，利用与所述待测芯片关联的端口复用模块，控制一个或一组输入输出端口，择一的与多个功能区中的一个功能区导通；将自动测试设备的测试向量通过一个或一组输入输出端口输入到导通的功能区中，对导通的功能区中的扫描链路进行测试，并通过一个或一组输入输出端口输出测试结果。
[0007]在一种的可能实现中，所述输入输出端口包括通用输入输出端口GPIO。
[0008]在一种的可能实现中，所述方法还包括：根据功能区中扫描链路的数量，为每个功能区设置测试时所用的输入输出端口的数量。
[0009]在一种的可能实现中，所述方法还包括：
确定多个功能区中的最大功能区；计算最大功能区的测试时间，作为最大测试时间。
[0010]在一种的可能实现中，根据预设的分配规则，确定待测芯片的输入输出端口的分配方案；包括：将所有功能区划分为若干组，每个组中的功能区所用的输入输出端口的数量相同；将每个组中的功能区进行组合，得到一个或多个复用测试功能区组，其中复用测试功能区组至少包括两个功能区，且其中的所有功能区的测试时间的和不大于最大测试时间；确定每个组中无法组合的功能区为独立测试功能区；为每个复用测试功能区组分配共用的一个或一组输入输出端口，为每个独立测试功能区分配预先设定数量的测试时所用的输入输出端口；将分配后剩余的输入输出端口分配给最大功能区。
[0011]在一种的可能实现中，所述方法还包括：将自动测试设备的测试向量通过预先分配的多个输入输出端口输入到对应的独立测试功能区，对独立测试功能区中的扫描链路进行测试，并通过多个输入输出端口输出测试结果。
[0012]在一种的可能实现中，所述方法还包括：为每个复用测试功能区组设置一个端口复用模块，用于控制一个或一组输入输出端口，择一的与多个功能区中的一个功能区导通。
[0013]第二方面，本申请实施例提供一种芯片测试装置，包括：划分单元，用于确定封装后的待测芯片中的多个功能区，所述功能区包括多条扫描链路；通道分配单元，用于根据预设的分配规则，确定待测芯片的输入输出端口的分配方案；其中，所述分配方案包含输入输出端口与功能区的对应关系；所述分配规则包括：至少有一个或一组输入输出端口分配给多个功能区进行共用；端口复用控制单元，用于基于所述分配方案，利用与所述待测芯片关联的端口复用模块，控制一个或一组输入输出端口，择一的与多个功能区中的一个功能区导通；测试单元，用于将自动测试设备的测试向量通过一个或一组输入输出端口输入到导通的功能区中，对导通的功能区中的扫描链路进行测试，并通过一个或一组输入输出端口输出测试结果。
[0014]第三方面，本申请实施例提供一种电子设备，包括：存储器、处理器和存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现本申请实施例的芯片测试方法。
[0015]第四方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现本申请实施例的芯片测试方法。
[0016]本申请能够节约芯片ATE scan test的测试资源，减少芯片的测试时间。
附图说明
[0017]图1为本申请实施例的优化前的4个分区的GPIO端口分配示意图；
图2为本申请实施例的优化前和优化后的4个分区的GPIO端口分配示意图；图3为本申请实施例的3个分区及端口复用模块GPO_MUX的示意图;图4为本申请实施例的芯片测试方法的流程图；图5为本申请实施例的芯片测试装置的功能结构图；图6为本申请实施例的电子设备的结构图。
具体实施方式
[0018]此处参考附图描述本申请的各种方案以及特征。
[0019]应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。
[0020]包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。
[0021]通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。
[0022]还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式。
[0023]当结合附图时，鉴于以下详细说明，本申请的上述和其他方面、特征和优势将变得更为显而易见。
[0024]此后参照附图描述本申请的具体实施例；然而，应当理解，所申请的实施例仅仅是本申请的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本申请模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片测试方法，其特征在于，包括：确定封装后的待测芯片中的多个功能区，所述功能区包括多条扫描链路；根据预设的分配规则，确定待测芯片的输入输出端口的分配方案；其中，所述分配方案包含输入输出端口与功能区的对应关系；所述分配规则包括：至少有一个或一组输入输出端口分配给多个功能区进行共用；基于所述分配方案，利用与所述待测芯片关联的端口复用模块，控制一个或一组输入输出端口，择一的与多个功能区中的一个功能区导通；将自动测试设备的测试向量通过一个或一组输入输出端口输入到导通的功能区中，对导通的功能区中的扫描链路进行测试，并通过一个或一组输入输出端口输出测试结果。2.根据权利要求1所述的芯片测试方法，其特征在于，所述输入输出端口包括通用输入输出端口GPIO。3.根据权利要求1或2所述的芯片测试方法，其特征在于，所述方法还包括：根据功能区中扫描链路的数量，为每个功能区设置测试时所用的输入输出端口的数量。4.根据权利要求3所述的芯片测试方法，其特征在于，所述方法还包括：确定多个功能区中的最大功能区；计算最大功能区的测试时间，作为最大测试时间。5.根据权利要求4所述的芯片测试方法，其特征在于，根据预设的分配规则，确定待测芯片的输入输出端口的分配方案；包括：将所有功能区划分为若干组，每个组中的功能区所用的输入输出端口的数量相同；将每个组中的功能区进行组合，得到一个或多个复用测试功能区组，其中复用测试功能区组至少包括两个功能区，且其中的所有功能区的测试时间的和不大于最大测试时间；确定每个组中无法组合的功能区为独立测试功能区；为每个复用测试功能区组分配共用的一个或一组输入输出端口，为每个独立测试功能区分配预先设定数量的测试时所用的输入输出端口；将分配后剩余的输入输出端...
【专利技术属性】
技术研发人员：刘家正，
申请(专利权)人：北京芯驰半导体科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。