双线性化鉴频鉴相电路及小数分频的电荷泵锁相环制造技术

本发明专利技术提供一种双线性化鉴频鉴相电路及小数分频的电荷泵锁相环，所述双线性化鉴频鉴相电路包括第一鉴频鉴相子电路、第二鉴频鉴相子电路及延时调节子电路，基于延时调节子电路的延时处理，反馈分频输出信号与反馈分频输出延时信号之间具有预设相位差，第一控制信号的上升沿与第二控制信号的上升沿之间具有预设相位差，电荷泵放电电流的下降沿与电荷泵充电电流的下降沿之间也具有预设相位差，使得电荷泵放电电流与电荷泵充电电流同步变化，实现了电荷泵充放电电流的线性化；同时，电荷泵的充电电流与电荷泵的放电电流相等，一个周期内有双倍充放电电流效果，能有效降低电荷泵的输出噪声及锁相环的闭环噪声。噪声及锁相环的闭环噪声。噪声及锁相环的闭环噪声。

【技术实现步骤摘要】
双线性化鉴频鉴相电路及小数分频的电荷泵锁相环


[0001]本专利技术涉及锁相环
，特别是涉及一种双线性化鉴频鉴相电路及小数分频的电荷泵锁相环。

技术介绍

[0002]锁相环被广泛应用于时钟同步、频率综合、无线系统、数字电路、高性能微处理器等领域，用于提供时钟频率或本振频率。在各种锁相环结构中，电荷泵锁相环应用最为广泛，电荷泵锁相环的捕获范围大，工作频率范围仅由压控振荡器的频率范围决定，它在锁定时有静态相差为零的优点，即输出信号可以无相差的跟踪输入信号。锁相环按分频比覆盖范围分类，有整数分频锁相环和小数分频锁相环两类，小数分频锁相环具有高频率分辨率和高鉴相频率等特点，小数分频的电荷泵锁相环是目前锁相环产品的重点发展方向。
[0003]小数分频的电荷泵锁相环包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、反馈分频器及Sigma
‑
delta调制器，鉴频鉴相器将参考输入信号和反馈分频输出信号之间的频率和相位进行比较，电荷泵将鉴频鉴相器的输出信号转换为充电电流或放电电流，环路滤波器将电荷泵的输出电流转换为电压信号控制压控振荡器，压控振荡器产生所需频率的压控振荡信号。在此过程中，由于Sigma
‑
delta调制器的作用，在不同周期的上升沿时刻，反馈分频输出信号相位相比参考输入信号相位会出现超前或滞后现象，延时范围为：
‑
3Tvco～4Tvco(若Sigma
‑
delta调制器的插值范围为
‑
3～+4)。Sigma
‑
delta调制器的高频处噪声会折叠到环路带宽内，恶化锁相环闭环带内相位噪声，特别在宽环路带宽下，恶化尤为明显。
[0004]为解决这一问题，可在反馈分频输出信号与参考输入信号之间增加固定相位偏移，避开充放电电流的非线性区域。而传统技术方案是在电荷泵输出端增加恒定偏差电流来解决非线性问题，但该方案要实现低相位噪声需要较大的电荷泵电流，较大的电荷泵电流又会引入参考杂散。
[0005]因此，目前亟需一种既能实现电荷泵充放电电流的线性化、又能降低闭环相位噪声的小数分频的电荷泵锁相环技术方案。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种小数分频的电荷泵锁相环技术方案，设计双线性化鉴频鉴相电路，基于双线性化鉴频鉴相电路，既能实现电荷泵充放电电流的线性化，又能实现电荷泵双倍充放电电流效果，以降低锁相环闭环相位噪声。
[0007]为实现上述目的及其它相关目的，本专利技术提供的技术方案如下。
[0008]一种双线性化鉴频鉴相电路，应用于小数分频的电荷泵锁相环，包括：
[0009]第一鉴频鉴相子电路，接收参考输入信号、反馈分频输出信号、鉴频鉴相使能信号，在所述鉴频鉴相使能信号的控制下，对所述参考输入信号及所述反馈分频输出信号进行鉴频鉴相处理，得到第一控制信号，所述第一控制信号作为电荷泵的放电控制信号；
[0010]第二鉴频鉴相子电路，接收所述参考输入信号、反馈分频输出延时信号、所述鉴频鉴相使能信号，在所述鉴频鉴相使能信号的控制下，对所述参考输入信号及所述反馈分频输出延时信号进行鉴频鉴相处理，得到第二控制信号，所述第二控制信号作为所述电荷泵的充电控制信号；
[0011]延时调节子电路，接收所述反馈分频输出信号、时钟信号及延时调节控制信号，在所述延时调节控制信号的控制下，对所述反馈分频输出信号进行延时处理，得到所述反馈分频输出延时信号；
[0012]其中，基于所述延时调节子电路的延时处理，所述反馈分频输出信号与所述反馈分频输出延时信号之间具有预设相位差，所述第一控制信号的上升沿与所述第二控制信号的上升沿之间具有所述预设相位差，所述电荷泵的放电电流的下降沿与所述电荷泵的充电电流的下降沿之间也具有所述预设相位差，使得所述电荷泵的放电电流与所述电荷泵的充电电流同步变化。
[0013]可选地，所述第一鉴频鉴相子电路的结构与所述第二鉴频鉴相子电路的结构相同。
[0014]可选地，所述延时调节子电路包括第一延时控制单元、第二延时控制单元、第三延时控制单元、第一或门、第二或门、第三或门、第四或门、第一D触发器、第二D触发器及第三D触发器，所述第一延时控制单元的输入端作为所述延时调节子电路的输入端，所述第一延时控制单元的输入端接所述反馈分频输出信号，所述第一延时控制单元的输出端接所述第二延时控制单元的输入端，所述第一延时控制单元的输出端还接所述第二或门的第一输入端，所述第一延时控制单元的延时控制端接第一个所述延时调节控制信号，所述第二延时控制单元的输出端接所述第三延时控制单元的输入端，所述第二延时控制单元的输出端还接所述第一或门的第一输入端，所述第二延时控制单元的延时控制端接第二个所述延时调节控制信号，所述第三延时控制单元的输出端接所述第一或门的第二输入端，所述第三延时控制单元的延时控制端接第三个所述延时调节控制信号，所述第一或门的输出端接所述第二或门的第二输入端，所述第二或门的输出端接所述第三或门的第二输入端，所述第三或门的输出端接所述第一D触发器的数据输入端，所述第一D触发器的数据输出正端接所述第三或门的第一输入端，所述第一D触发器的时钟输入端作为所述延时调节子电路的时钟端，所述第一D触发器的时钟输入端接所述时钟信号，所述第一D触发器的数据输出正端还接所述第二D触发器的数据输入端，所述第二D触发器的时钟输入端接所述时钟信号，所述第二D触发器的数据输出正端接所述第三D触发器的数据输入端，所述第二D触发器的数据输出正端还接所述第四或门的第一输入端，所述第三D触发器的时钟输入端接所述时钟信号，所述第三D触发器的数据输出正端接所述第四或门的第二输入端，所述第四或门的输出端作为所述延时调节子电路的输出端，所述第四或门的输出端输出所述反馈分频输出延时信号。
[0015]一种小数分频的电荷泵锁相环，包括上述任一项所述的双线性化鉴频鉴相电路、所述电荷泵、环路滤波器、压控振荡器、反馈分频器及Sigma
‑
delta调制器，所述双线性化鉴频鉴相电路接收所述参考输入信号、所述反馈分频输出信号、所述鉴频鉴相使能信号、所述时钟信号及所述延时调节控制信号，经所述双线性化鉴频鉴相电路处理后，得到所述第一控制信号及所述第二控制信号，所述电荷泵的控制端分别与所述第一控制信号及所述第二
控制信号连接，所述第一控制信号作为所述电荷泵的放电控制信号，所述第二控制信号作为所述电荷泵的充电控制信号，所述电荷泵的输出端接所述环路滤波器的输入端，所述环路滤波器的输出端接所述压控振荡器的输入端，所述压控振荡器的输出端输出压控振荡输出信号，所述压控振荡器的输出端还接所述反馈分频器的输入端，所述反馈分频器的输出端输出所述反馈分频输出信号，所述反馈分频器的输出端还接所述Sigma
‑
delta调制器的输入端，所述Sigma
‑
delta调制器的输出端接所述反馈分频器的控制端。
[0016]可选地，所述时钟信号的周期与所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双线性化鉴频鉴相电路，其特征在于，应用于小数分频的电荷泵锁相环，包括：第一鉴频鉴相子电路，接收参考输入信号、反馈分频输出信号、鉴频鉴相使能信号，在所述鉴频鉴相使能信号的控制下，对所述参考输入信号及所述反馈分频输出信号进行鉴频鉴相处理，得到第一控制信号，所述第一控制信号作为电荷泵的放电控制信号；第二鉴频鉴相子电路，接收所述参考输入信号、反馈分频输出延时信号、所述鉴频鉴相使能信号，在所述鉴频鉴相使能信号的控制下，对所述参考输入信号及所述反馈分频输出延时信号进行鉴频鉴相处理，得到第二控制信号，所述第二控制信号作为所述电荷泵的充电控制信号；延时调节子电路，接收所述反馈分频输出信号、时钟信号及延时调节控制信号，在所述延时调节控制信号的控制下，对所述反馈分频输出信号进行延时处理，得到所述反馈分频输出延时信号；其中，基于所述延时调节子电路的延时处理，所述反馈分频输出信号与所述反馈分频输出延时信号之间具有预设相位差，所述第一控制信号的上升沿与所述第二控制信号的上升沿之间具有所述预设相位差，所述电荷泵的放电电流的下降沿与所述电荷泵的充电电流的下降沿之间也具有所述预设相位差，使得所述电荷泵的放电电流与所述电荷泵的充电电流同步变化。2.根据权利要求1所述的双线性化鉴频鉴相电路，其特征在于，所述第一鉴频鉴相子电路的结构与所述第二鉴频鉴相子电路的结构相同。3.根据权利要求1所述的双线性化鉴频鉴相电路，其特征在于，所述延时调节子电路包括第一延时控制单元、第二延时控制单元、第三延时控制单元、第一或门、第二或门、第三或门、第四或门、第一D触发器、第二D触发器及第三D触发器，所述第一延时控制单元的输入端作为所述延时调节子电路的输入端，所述第一延时控制单元的输入端接所述反馈分频输出信号，所述第一延时控制单元的输出端接所述第二延时控制单元的输入端，所述第一延时控制单元的输出端还接所述第二或门的第一输入端，所述第一延时控制单元的延时控制端接第一个所述延时调节控制信号，所述第二延时控制单元的输出端接所述第三延时控制单元的输入端，所述第二延时控制单元的输出端还接所述第一或门的第一输入端，所述第二延时控制单元的延时控制端接第二个所述延时调节控制信号，所述第三延时控制单元的输出端接所述第一或门的第二输入端，所述第三延时控制单元的延时控制端接第三个所述延时调节控制信号，所述第一或门的输出...

【专利技术属性】
技术研发人员：吴炎辉，李琼，王兰，张陶，李杰，邱建波，刘永光，李明剑，李家祎，李耕，
申请(专利权)人：重庆西南集成电路设计有限责任公司，
类型：发明
国别省市：