包括选择器层的半导体器件制造技术

本公开涉及包括选择器层的半导体器件。一种半导体器件可以包括：第一导电层；第二导电层，其与第一导电层间隔开；隧道绝缘层，其置于第一导电层和第二导电层之间并且被设置成邻近于第一导电层；电荷阻挡层，其置于第一导电层和第二导电层之间并且被设置成邻近于第二导电层；以及选择器层，其置于隧道绝缘层和电荷阻挡层之间，其中，半导体器件用作自选择存储器。储器。储器。

【技术实现步骤摘要】
包括选择器层的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2022年3月18日提交至韩国知识产权局的第10
‑
2022
‑
0033885号韩国专利申请的优先权，其整体通过引用合并于此。


[0003]本专利文件涉及存储电路或存储器件及其在电子器件或电子系统中的应用。

技术介绍

[0004]近期，随着电器趋向于小型化、低功耗、高性能、多功能化等，能够在多种电器(诸如计算机、便携式通信设备等)中存储信息的半导体器件已被本领域所需要，并且已对这种半导体器件进行了研究。这样的半导体器件包括能够利用其中电阻状态能够根据所施加的电压或电流而切换从而产生不同的电阻状态的特性来存储数据的半导体器件。这些半导体器件的示例包括：电阻随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、以及
‑‑
电熔丝(E
‑
fuse)等。

技术实现思路

[0005]在实施方式中，半导体器件可以包括：第一导电层；第二导电层，其与第一导电层间隔开；隧道绝缘层，其置于第一导电层和第二导电层之间并且被设置成邻近于第一导电层；电荷阻挡层，其置于第一导电层和第二导电层之间并且被设置成邻近于第二导电层；以及选择器层，其置于隧道绝缘层和电荷阻挡层之间，其中，半导体器件用作自选择存储器。
[0006]在另一个实施方式中，半导体器件可以包括：隧道绝缘层；电荷阻挡层；以及选择器层，其置于隧道绝缘层和电荷阻挡层之间，其中，半导体器件根据电荷是否被捕获到选择器层的陷阱位而在不同的电阻状态之间切换。
附图说明
[0007]图1是示出根据本公开的实施方式的半导体器件的立体图。
[0008]图2是更详细地示出图1的存储单元的横截面图。
[0009]图3A至图3D是示出图2的存储单元的操作的视图。
[0010]图4是示出图2的存储单元的操作的电流
‑
电压曲线图。
[0011]图5A和图5B是示出根据本公开的另一个实施方式的半导体器件的视图。
具体实施方式
[0012]在下文中，将参考附图详细描述本公开的多种实施方式。
[0013]附图未必按比例绘制。在一些实例中，附图中的至少一些结构的比例可以已被夸大以清楚地示出所描述的实施方式的具体特征。在附图或说明书中呈现的在多层结构中具有两个或更多个层的特定示例时，所示的这样的层的相对位置关系或布置层的顺序反映了
用于所描述的或所示示例的特定实施，且不同的相对位置关系或布置层的顺序是可能的。此外，多层结构的所描述的或所示示例可以未反映存在于该特定多层结构中的所有层(例如，在两个所示层之间可以存在一个或更多个额外的层)。作为特定示例，当所描述的或所示的多层结构中的第一层被称为在第二层“上”或“之上”或在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，而描述或图示也可以代表一个或更多个其他中间层可以存在于第一层与第二层或衬底之间的结构。
[0014]图1是示出根据本公开的实施方式的半导体器件的立体图。
[0015]参考图1，半导体器件可以包括：多个第一导电线110，其设置在衬底100之上且在第一方向上彼此平行地延伸；多个第二导电线150，其设置在多个第一导电线110之上以与多个第一导电线110垂直地间隔开且在与第一方向交叉的第二方向上彼此平行地延伸；以及存储单元MC，其设置在第一导电线110和第二导电线150之间以分别与第一导电线110和第二导电线150的交叉区域重叠。第一方向和第二方向可以是与衬底100的表面平行的水平方向。
[0016]衬底100可以包括诸如硅的半导体材料。此外，衬底100可以包括期望的下部结构(未示出)。例如，衬底100可以包括电连接到第一导电线110和第二导电线150以驱动它们的驱动电路。
[0017]存储单元MC可以具有柱状并且可以与相邻的存储单元MC间隔开。在图1中，存储单元MC被示为具有四边形柱状，其具有在第一方向上与第二导电线150的两个侧壁对齐的两个侧壁和在第二方向上与第一导电线110的两个侧壁对齐的两个侧壁。然而，本公开不限于此，并且在其他实施方式中，存储单元MC可以具有圆柱状等。
[0018]存储单元MC可以包括隧道绝缘层120、选择器层130以及电荷阻挡层140的堆叠结构，并且因此可以作为自选择存储器来操作，该自选择存储器同时用作存储元件和选择器。更具体地，自选择存储器可以具有可变电阻特性，以通过根据施加到存储单元MC的两端(即，第一导电线110和第二导电线150)的电压而在不同的电阻状态之间切换来存储不同的数据。同时，自选择存储器可以具有阈值开关特性，即，当所施加的电压的幅值(magnitude)小于预定阈值时阻断或实质上限制电流以及当施加的电压的幅值超过阈值时允许电流突然地增大的特性。该阈值可以被成为阈值电压，且自选择存储器可以基于阈值电压而以导通状态或关断状态实施。
[0019]自选择存储器的阈值电压可以依赖于自选择存储器的电阻状态。即，自选择存储器可以根据不同的电阻状态而具有不同的阈值电压。例如，当自选择存储器处于低电阻状态时，其可以具有第一阈值电压，以及当自选择存储器处于高电阻状态时，其可以具有与第一阈值电压不同的第二阈值电压。因此，自选择存储器同时执行作为存储元件的功能和作为选择器的功能可以是可能的。
[0020]因此，数据可以被存储在用作自选择存储器的多个存储单元MC中的每一个中，并且可以防止或减小可能发生在共用第一导电线110或第二导电线150的存储单元MC之间的电流泄漏。
[0021]根据本文所公开的实施方式，由于存储单元MC同时执行作为存储元件的功能和作为选择器的功能，无需额外地制造另一个存储元件或另一个选择器，由此简化了制造工艺。此外，由于容易实施包括存储单元MC的具有交叉点结构的存储器件，所以存储器件的集成
度可以得到增大或保证。
[0022]下文将更详细地描述包括隧道绝缘层120、选择器层130以及电荷阻挡层140的存储单元MC的详细结构和存储单元MC如何用作自选择存储器。
[0023]图2是更详细地示出图1的存储单元的横截面图。
[0024]参考图2，存储单元MC可以置于第一导电线110和第二导电线150之间，并且可以包括隧道绝缘层120、选择器层130以及电荷阻挡层140。
[0025]第一导电线110和第二导电线150中的每一个可以包括多种导电材料，例如，金属(诸如，铂(Pt)、钨(W)、铝(Al)、铜(Cu)、钽(Ta)或钛(Ti)等)、金属氮化物(诸如，钛氮化物(TiN)或钽氮化物(TaN))或其组合。
[0026]相比于电荷阻挡层140，隧道绝缘层120可以被设置成相对邻近于第一导电线110，以及相比于隧道绝缘层120，电荷阻挡层140可以被设置成相对邻近于第二导电线150。选择器层130本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一导电层；第二导电层，其与所述第一导电层间隔开；隧道绝缘层，其置于所述第一导电层和所述第二导电层之间并且被设置成邻近于所述第一导电层；电荷阻挡层，其置于所述第一导电层和所述第二导电层之间并且被设置成邻近于所述第二导电层；以及选择器层，其置于所述隧道绝缘层和所述电荷阻挡层之间，其中，所述半导体器件用作自选择存储器。2.根据权利要求1所述的半导体器件，其中，所述电荷阻挡层具有大于所述隧道绝缘层的厚度的厚度。3.根据权利要求2所述的半导体器件，其中，所述电荷阻挡层具有高于所述隧道绝缘层的介电常数的介电常数。4.根据权利要求1所述的半导体器件，其中，所述电荷阻挡层具有高于所述隧道绝缘层的介电常数的介电常数。5.根据权利要求1所述的半导体器件，其中，所述选择器层包括能够捕获电荷的陷阱位，以及所述半导体器件根据被捕获到所述陷阱位的所述电荷而在低电阻状态和高电阻状态之间切换。6.根据权利要求5所述的半导体器件，其中，所述低电阻状态的第一阈值电压不同于所述高电阻状态的第二阈值电压。7.根据权利要求6所述的半导体器件，其中，所述第一阈值电压小于所述第二阈值电压。8.根据权利要求6所述的半导体器件，其中，所述半导体器件在第一极性的写入电压下从所述高电阻状态变为所述低电阻状态，以及在与所述第一极性不同的第二极性的擦除电压下从所述低电阻状态变为所述高电阻状态。9.根据权利要求8所述的半导体器件，其中，所述写入电压的幅值和所述擦除电压的幅值相同。10.根据权利要求8所述的半导体器件，其中，所述写入电压的幅值和所述擦除电压的幅值等于或大于所述第一阈值电压和所述第二阈值电压中的较大者的幅值。11.根据权利要求8所述的半...

【专利技术属性】
技术研发人员：韩在贤，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：