用于控制逆变器臂的功率晶体管的电路制造技术

本申请涉及第一开关的控制电路(10)，第一开关包括至少一个晶体管(T1)，第一开关和第二开关串联设置在供电设备的逆变器臂中，旨在向与第一开关和第二开关串联设置的中点相连接的负载供电。控制电路(10)配置为根据控制方案调节第一开关中至少一个晶体管的栅源电压，该控制方案包括：在第一开关失活期间，在包括第二开关失活的时间窗口中增加该栅源电压，在包括第二开关激活的时间窗口中降低该栅源电压。括第二开关激活的时间窗口中降低该栅源电压。括第二开关激活的时间窗口中降低该栅源电压。

【技术实现步骤摘要】
【国外来华专利技术】用于控制逆变器臂的功率晶体管的电路


[0001]本申请涉及用于电负载例如飞行器上的设备的供电设备，尤其涉及一种用于逆变器臂中开关的控制电路。

技术介绍

[0002]用于为电负载供电的设备的逆变器臂通常由串联设置的第一开关和第二开关组成，第一开关和第二开关的中点连接负载。因此，第一开关和第二开关在逆变器臂的上侧和逆变器臂的下侧分别形成开关。每个开关可以包括至少一个功率半导体元件，例如SiC型或GaN型宽带隙晶体管，SiC型或GaN型的宽带隙晶体管的栅极阈值电压低于硅基元件的栅极阈值电压。
[0003]正如J.
‑
S.N.TEU和T.
‑
L.LE的文章——“降低半桥中并联GaN HEMTs的串扰传导效应(Reduction of the Crosstalk Conduction Effect of parallel GaN HEMTs in Half
‑
Bridge)”，2020年IEEE Energy Conversion Congress and Exposition(ECCE)，底特律，Ml，美国，2020年，第3139
‑
3144页，doi：10.1109/ECCE44975.2020.9235410——所报告的，逆变器臂会受到上侧开关和下侧开关之间的串扰现象的影响，这种现象在宽带隙元件中更为明显。
[0004]如果我们观察逆变器臂的上侧开关晶体管和下侧开关晶体管所发生的，在下侧开关晶体管启动期间，上侧开关晶体管的栅漏电容被充电，高电压变化dV/dt导致电流流过栅极环路，进而在栅源电压上产生正过压。一旦超过下侧开关晶体管的阈值电压，下侧开关晶体管就会改变状态(切换)，并且根据该阈值电压的符号，半导体元件将被“开启”或“关闭”。如果由于过压而达到的栅源电压高于上侧开关晶体管的阈值电压，可能会激活上侧开关晶体管并导致逆变器臂短路，然后同时启动上侧开关和下侧开关。在下侧开关晶体管失活期间，上侧元件的栅漏电容放电，流经栅极环路的电流在栅极上产生负电压。该负电压可能低于最小容许栅源电压，这会导致元件反复损坏并使其过早老化。
[0005]图1示出了瞬态现象的示例。上面的曲线表示下侧晶体管的漏源电压V
SwL
，而下面的曲线表示下侧晶体管的栅源电压V
gsL
。当上侧开关晶体管失活时，在下侧开关晶体管的栅源电压V
gsL
上产生负过压，当上侧开关晶体管被激活时，在下侧开关晶体管的栅源电压V
gsL
上产生正过压。示例地，负过压可以使栅源电压达到
‑
9V，对于例如GaN型宽带隙的元件，最小容许电压为
‑
10V。当几个元件并联时，可能会超过该最小容许电压。重复这种负压会损坏晶体管并使其过早老化。示例地，正过压可以使栅源电压达到1.7V，其中，GaN基宽带隙元件的阈值电压在1.2V和1.5V之间，因此存在上侧开关晶体管切换到导通状态而使逆变器臂短路的风险。
[0006]需要注意的是，当开关由几个并联的晶体管组成时，这些瞬态现象及其有害影响将会加剧。
[0007]下面是这些瞬态现象已知的解决方案。
[0008]第一种解决方案是例如由N.Idir，R.Bausiere和J.J.Franchaud在“绝缘栅极晶体
管中导通di/dt和关断dv/dt的有源栅极电压控制(Active gate voltage control of turn
‑
on di/dt and turn
‑
off dv/dt in insulated gate transistors)”(IEEE Transactions on Power Electronics，第21卷，第4号，第849
‑
855页，2006年7月，doi：10.1109/TPEL.2007.876895)中提出的，增加放置在晶体管控制电路输出与晶体管栅极之间的栅极电阻的值。该解决方案允许降低用dV/dt表示的开关速度，从而降低晶体管栅源电压上不期望的过电压。然而，这种解决方案会导致开关损耗增加。
[0009]第二种解决方案是例如由Z.Zhang、F.Wang、L.M.Tolbert、B.J.Blalock和D.J.Costinett在“用于在phase
‑
leg配置中SiC器件的快速开关和串扰抑制的有源栅极驱动器(Active gate driver for fast switching and cross
‑
talk suppression of SiC devices in a phase
‑
leg configuration)”(2015年IEEE应用电力电子会议与博览会(APEC)，第774
‑
781页，doi：10.1109/APEC.2015.7104437)中提出的，使用控制电路产生第三级控制电压，该第三级控制电压允许在瞬态期间限制晶体管栅极电压上的正过压。这种解决方案是有限的，因为它只解决正过压问题，因此该解决方案仅能够部分解决该问题。
[0010]第三种解决方案是例如由E.Aeloiza、A.Kadavelugu和R.Rodrigues在“Novel Bipolar Active Miller Clamp for Parallel SiC MOSFET Power Modules(用于并联SiC MOSFET功率模块的新型双极有源米勒箝位)”(2018年IEEE Energy Conversion Congress and Exposition(ECCE)，第401
‑
407页，doi：10.1109/ECCE.2018.8558216)中提出的，该方案包括在开关的每个晶体管上增加一个有源米勒箝位电路，该电路由一个晶体管、一个电阻和一个电容器组成的，使得在瞬态阶段降低栅源电压的电平。这种有源米勒箝位电路在实际中只在一个逆变器臂开关上需要。然而，需要提供尽可能多的有源米勒箝位电路，因为多个并列的晶体管形成所考虑的开关。

技术实现思路

[0011]本申请的目的是在无需对形成开关的多个并联连接晶体管中的每个晶体管提供专用电路的情况下，限制甚至消除上述所有瞬态现象的影响。
[0012]为了该目的，提供了一种第一开关的控制电路，该第一开关包括至少一个晶体管，第一开关与第二开关串联设置在供电设备的逆变器臂中，旨在向与在第一开关和第二开关串联设置的中点相连接的负载供电。控制电路配置为根据控制方案调节第一开关的至少一个晶体管的栅源电压，该控制方案包括：在第一开关失活期间，依次在包括第二开关激活的时间窗口中降低栅源电压，以及在包括第二开关失活的时间窗口中增加该栅源电压。
[0013]下面是该控制电路的一些优选但非限制性方面
[0014]该控制电路包括三个第一选择性可控晶体管和三个第二选择性可控晶体管。该第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于控制第一开关(SW1)的电路(10)，所述第一开关(SW1)包括至少一个晶体管(T1、T2)，所述第一开关(SW1)与第二开关(SW2)串联设置在供电设备的逆变器臂中，用于向与所述第一开关和所述第二开关串联设置的中点相连接负载供电，其特征在于，所述控制电路(10)被配置为根据如下控制方案来调节所述第一开关(SW1)中所述至少一个晶体管的栅源电压：在所述第一开关的失活期间，依次在包括所述第二开关激活的时间窗口中降低所述栅源电压，以及在包括所述第二开关失活的时间窗口中增加所述栅源电压。2.根据权利要求1所述的控制电路，其中，所述控制电路包括三个第一选择性可控晶体管(S1、S2、S6)和三个第二选择性可控晶体管(S3、S4、S5)，所述三个第一选择性可控晶体管(S1、S2、S6)用于将三个栅极电压中的一个栅极电压施加给所述至少一个晶体管的栅极，以及所述三个第二选择性可控晶体管(S3、S4、S5)用于将三个源极电压中的一个源极电压施加给所述至少一个晶体管的源极。3.根据权利要求2所述的控制电路，其中，所述三个源极电压包括负电压(N)、中性点电压(Gnd)和第一瞬态电压(MC1)，并且其中所述三个栅极电压包括正电压(P)、中性点电压(Gnd)和第二瞬态电压(MC2)。4.根据权利要求3所述的控制电路，其中，所述控制电路还包括驱动单元(20)，所述驱动单元被配置为控制所述三个第一选择性可控晶体管和所述三个第二选择性可控晶体管，使得：在所述第一开关激活期间，向所述至少一个晶体管的所述栅极施加所述正电压(P)，向所述至少一个晶体管的所述源极施加所述中性点电压(Gnd)；在所述第一开关失活期间，在包括所述第二开关失活的时间窗口和包括所述第二开关激活的时间窗口之外，向所述至少一个晶体管的所述栅极施加所述中性点电压(Gnd)，向所述至少一个晶体管的所述源极施加所述负电压(N)；在包括所述第二开关失活的时间窗口中，向所述至少一个晶体管的所述栅极施加所述第二瞬态电压(MC2)，向所述至少一个晶体管的所述源极施加所述中性点电压(Gnd)；在包括所述第二开关激活的时间窗口中，向所述至少一个晶体管的所述栅极施加所述第二瞬态电压(MC2)，并且向所述至少一个晶...

【专利技术属性】
技术研发人员：坦，
申请(专利权)人：赛峰集团，
类型：发明
国别省市：