改善混合读/写操作期间的读取时延的存储系统和方法技术方案

一种存储系统接收读取位于正进行编程操作的字线中的数据的请求。所述存储系统并不等待所述编程操作完成，从而增加读取时延，而是中止所述编程操作，并且从所述字线中已成功编程的存储器单元以及从与所述字线中未成功编程的存储器单元相关联的数据锁存器重建所述数据。接着将重建的所述数据发送到主机。编程中止命令可类似于用于在断电情况下提供优雅关闭的命令。关闭的命令。关闭的命令。

【技术实现步骤摘要】
改善混合读/写操作期间的读取时延的存储系统和方法

技术介绍

[0001]读取时延(读取主机所请求的数据的时间量)是存储系统的重要服务质量(QoS) 度量。理想地，读取命令一旦由存储系统接收就得以处置。然而，如果存储器中正进行 编程或擦除操作，则存储系统可能需要等待所述操作完成，之后执行读取操作，这会增 加读取时延。即使正执行编程操作时也能够执行读取操作将是有利的。
附图说明
[0002]图1A是实施例的非易失性存储系统的框图。
[0003]图1B是示出实施例的存储模块的框图。
[0004]图1C是示出实施例的层次型存储系统的框图。
[0005]图2A是示出根据实施例的在图1A中示出的非易失性存储系统的控制器的组件的 框图。
[0006]图2B是示出根据实施例的在图1A中示出的非易失性存储系统的组件的框图。
[0007]图3A和3B是示出实施例的模糊
‑
精细编程操作的图。
[0008]图3C是实施例的存储系统的框图。
[0009]图3D是实施例的MLC
‑
精细状态图。
[0010]图3E是实施例的模糊
‑
精细状态图。
[0011]图3F是实施例的模糊
‑
精细数据路径图。
[0012]图4是其字线之一正发生编程的存储器的图解说明。
[0013]图5是用于改善混合读/写操作期间的读取时延的实施例的方法的流程图。
[0014]图6是用于掉电之前的数据恢复的实施例的方法的流程图。
[0015]图7是用于掉电之前的数据备份的实施例的方法的流程图。
[0016]图8是用于上电之后的数据恢复的实施例的方法的流程图。
[0017]图9是实施例的数据锁存器分配和重建过程的图解说明。
[0018]图10是其中一个存储器单元被成功编程的实施例的数据锁存器分配和重建过程的 图解说明。
[0019]图11是实施例的数据重建方法的流程图。
[0020]图12是示出用于断电期间的数据保护的实施例的方法的图。
[0021]图13是示出实施例的编程旗标的使用的图。
[0022]图14是示出在实施例的存储系统中读取模糊字线的数据路径的框图。
[0023]图15是示出用于断电期间的数据保护的实施例的方法的图。
具体实施方式
[0024]以下实施例总体上涉及一种用于改善混合读/写操作期间的读取时延的存储系统和 方法。在一个实施例中，呈现一种包括控制器和存储器的存储系统，所述存储器包括数 据锁存器和多个字线。所述控制器配置成：从主机接收读取命令；确定所述读取命令的 执
行需要读取正进行编程操作的字线，所述编程操作将数据从所述数据锁存器编程到所 述字线；向所述存储器发送命令，其中所述存储器配置成响应于接收到所述命令而中止 所述正进行的编程操作，其中中止所述正进行的编程操作使得所述字线中的一些但非全 部存储器单元被成功编程；从对应于所述字线中未成功编程的存储器单元的数据锁存器 以及从所述字线中已成功编程的存储器单元重建原本要编程在所述字线中的所述数据； 以及响应于所述读取命令将重建的所述数据发送到所述主机。
[0025]在另一实施例中，提供一种在包括控制器和存储器的存储系统中执行的方法，所述 存储器包括数据锁存器和多个字线。所述方法包括：确定从主机接收的读取命令的执行 需要读取正进行编程操作的字线，所述编程操作将数据从所述数据锁存器编程到所述字 线；从所述控制器向所述存储器发送优雅关闭命令，其中响应于所述优雅关闭命令，所 述存储器中止所述正进行的编程操作，从而使得所述字线中的一些但非全部存储器单元 被成功编程；从对应于所述字线中未成功编程的存储器单元的数据锁存器以及从所述字 线中已成功编程的存储器单元重建原本要编程在所述字线中的所述数据；以及将重建的 所述数据发送到所述主机。
[0026]在又一实施例中，提供一种存储系统，其包括：包括数据锁存器和多个字线的存储 器；用于确定从主机接收的读取命令的执行需要读取正进行编程操作的字线的构件，所 述编程操作将数据从所述数据锁存器编程到所述字线；用于向所述存储器发送命令的构 件，其中响应于所述命令，所述存储器中止所述正进行的编程操作，从而使得所述字线 中的一些但非全部存储器单元被成功编程；用于从对应于所述字线中未成功编程的存储 器单元的数据锁存器以及从所述字线中已成功编程的存储器单元重建原本要编程在所 述字线中的所述数据的构件；以及用于将重建的所述数据发送到所述主机的构件。
[0027]提供其它实施例，并且这些实施例中的每一者可单独或组合使用。
[0028]现在转向图式，适用于实施这些实施例的各方面的存储系统示于图1A到1C中。图1A是示出根据本文中所描述的主题的实施例的非易失性存储系统100(有时在本文中称 为存储装置或仅称为装置)的框图。参考图1A，非易失性存储系统100包含控制器102 和非易失性存储器，所述非易失性存储器可由一个或多个非易失性存储器裸片104构成。 如本文中所使用，术语裸片是指形成在单个半导体衬底上的非易失性存储器单元以及用 于管理那些非易失性存储器单元的物理操作的相关联电路的集合。控制器102与主机系 统介接，并将用于读取、编程和擦除操作的命令序列传输到非易失性存储器裸片104。
[0029]控制器102(其可为非易失性存储器控制器(例如，快闪、电阻式随机存取存储器 (ReRAM)、相变存储器(PCM)或磁阻式随机存取存储器(MRAM)控制器))可采用 以下形式：处理电路、微处理器或处理器以及存储计算机可读程序代码(例如，固件) 的计算机可读介质，所述计算机可读程序代码可由例如(微)处理器、逻辑门、开关、 专用集成电路(ASIC)、可编程逻辑控制器和嵌入式微控制器执行。控制器102可配置 有硬件和/或固件以执行下文描述和流程图中所示的各种功能。另外，示为处于控制器内 部的一些组件也可存储在控制器外部，并且可使用其它组件。另外，短语“操作性地 与
……
通信”可意指与
……
直接通信，或通过本文中可能示出或描述或可能未示出或描 述的一个或多个组件与
……
间接(有线或无线)通信。
[0030]如本文中所使用，非易失性存储器控制器是管理存储在非易失性存储器上的数据
并 且与例如计算机或电子装置等主机进行通信的装置。非易失性存储器控制器除本文中所 描述的特定功能外还可具有各种功能。例如，非易失性存储器控制器可格式化非易失性 存储器以确保存储器恰当地操作，拟定不良的非易失性存储器单元，并且分配备用单元 来取代未来的失效单元。备用单元的某一部分可用以保持固件来操作非易失性存储器控 制器以及实施其它特征。在操作中，在主机需要从非易失性存储器读取数据或将数据写 入到非易失性存储器时，所述主机可与非易失性存储器控制器通信。如果主机提供要读 取/写入数据的逻辑地址，则非易失性存储器控制器可将从本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，其包括：存储器，其包括数据锁存器和多个字线；以及控制器，其配置成：从主机接收读取命令；确定所述读取命令的执行需要读取正进行编程操作的字线，所述编程操作将数据从所述数据锁存器编程到所述字线；向所述存储器发送命令，其中所述存储器配置成响应于接收到所述命令而中止所述正进行的编程操作，其中中止所述正进行的编程操作使得所述字线中的一些但非全部存储器单元被成功编程；从对应于所述字线中未成功编程的存储器单元的所述数据锁存器以及从所述字线中已成功编程的所述存储器单元重建原本要编程在所述字线中的所述数据；以及响应于所述读取命令将重建的所述数据发送到所述主机。2.根据权利要求1所述的存储系统，其中所述控制器进一步配置成确定完成所述正进行的编程操作的时间是否超过阈值时间量。3.根据权利要求2所述的存储系统，其中响应于完成所述正进行的编程操作的所述时间超过所述阈值时间量而将所述命令发送到所述存储器。4.根据权利要求1所述的存储系统，其中在不破坏所述数据锁存器的情况下中止所述正进行的编程操作。5.根据权利要求1所述的存储系统，其中所述存储器进一步配置成一次一页地重建所述数据，并且所述控制器进一步配置成在将重建的所述数据发送到所述主机之前一次一页地将重建的所述数据从所述字线流式输出到主机读取缓冲器中。6.根据权利要求5所述的存储系统，其中所述控制器进一步配置成在确定已恢复所述字线的所有页之后将重建的所述数据发送到所述主机。7.根据权利要求1所述的存储系统，其中所述控制器进一步配置成响应于编程重启而确定已成功编程所述字线中的存储器单元。8.根据权利要求1所述的存储系统，其中所述存储器包括单层级单元(SLC)存储器和多层级单元(MLC)存储器。9.根据权利要求1所述的存储系统，其中所述存储器包括三维存储器。10.在包括控制器和存储器而所述存储器包括数据锁存器和多个字线的存储系统中，一种方法包括：确定从主机接收的读取命令的执行需要读取正进行编程操作的字线，所述编程操作将数据从所述数据锁存器编程到所述字线；从所述控制器向所述存储器发送优雅关闭命令，其中响应于所述优雅关闭命...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：