【技术实现步骤摘要】
【国外来华专利技术】
在一些方面，本公开涉及具有非易失性存储器(nvm)阵列的数据存储设备。更具体地但非排他地，各方面涉及用于管理与递归神经网络一起使用的nvm阵列的系统和方法。
技术介绍
1、递归神经网络(rnn)是人工神经网络，其被配置为使得节点之间的连接沿着时间序列形成有向图，以允许网络表现出时间动态行为。神经图灵机(ntm)(或更一般地，记忆增强神经网络(mann))是递归神经网络的类型。ntm具有耦接到外部存储器资源的神经网络控制器，控制器使用注意力机制(例如，将网络的注意力集中在存储在外部存储器中的数据的特定部分上的机制)与外部存储器资源进行交互。ntm有可能加快rnn处理信息的方式。持续需要在ntm、mann和其他rnn内以及被配置为实现ntm、mann和其他rnn的设备中提供改进。
技术实现思路
1、下文呈现了对本公开的一些方面的简要概述，以提供对这些方面的基本理解。该概述并不是对本公开的所有设想特征的广泛概述，并且既不旨在标识本公开的所有方面的关键或重要元素，也不旨在描绘本公开的任何或所有方面的范围。其唯一目的是以简化形式呈现本公开的一些方面的各种概念，以作为稍后呈现的更详细描述的序言。
2、本公开的一个实施方案提供了一种数据存储设备，该数据存储设备包括：非易失性存储器(nvm)阵列；控制器，该控制器耦接到该nvm阵列并且具有处理器，该处理器被配置为：将神经网络的神经网络数据的至少三个副本存储在该nvm阵列中，其中该神经网络数据包括权重；从该nvm阵列读取该神经网络数据的该
3、本公开的另一实施方案提供了一种供包括nvm阵列的数据存储设备使用的方法。该方法包括：将神经网络的神经网络数据的至少三个副本存储在该nvm阵列中，其中该神经网络数据包括权重；从该nvm阵列读取该神经网络数据的该至少三个副本；以及对从该nvm阵列读取的该神经网络数据的该至少三个副本执行多数规则错误校正程序。
4、本公开的另一实施方案提供了一种数据存储设备，该数据存储设备包括nvm阵列和耦接到该nvm阵列的控制器。该控制器具有处理器，该处理器被配置为：将经加扰的神经网络数据存储在该nvm阵列中；从该nvm阵列读取该经加扰的神经网络数据；维护该经加扰的神经网络数据中的二进制一的计数和二进制零的计数中的不一致性的累加总和；响应于确定该累加总和不超过不一致性阈值，对从该nvm阵列读取的该神经网络数据进行解扰；以及响应于确定该累加总和超过该不一致性阈值，生成该神经网络数据中的错误的指示。
5、本公开的又一实施方案提供了一种与包括nvm阵列的数据存储设备一起使用的方法。该方法包括：将经加扰的神经网络数据存储在该nvm阵列中；从该nvm阵列读取该经加扰的神经网络数据；维护该经加扰的神经网络数据中的二进制一的计数和二进制零的计数中的不一致性的累加总和；响应于确定该累加总和不超过不一致性阈值，对从该nvm阵列读取的该神经网络数据进行解扰；以及响应于确定该累加总和超过该不一致性阈值，生成该神经网络数据中的错误的指示。
本文档来自技高网...【技术保护点】
1.一种数据存储设备，包括：
2.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为：
3.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为：
4.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为通过以下步骤对所述神经网络数据执行所述多数规则错误校正程序：
5.根据权利要求4所述的数据存储设备，其中所述处理器被进一步配置为将所述神经网络数据的所述正确版本重新写入所述NVM阵列内的新存储器位置中。
6.根据权利要求4所述的数据存储设备，其中所述处理器被进一步配置为通过擦除所述数据的不正确副本的所述存储器位置并将所述数据的所述正确版本写入已被擦除的所述存储器位置来重新写入所述神经网络数据的所述正确版本。
7.根据权利要求1所述的数据存储设备，其中所述至少三个副本由奇数个副本组成。
8.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为存储所述至少三个副本，其中所述副本中的至少一个副本存储在所述NVM阵列内与其他副本不同的管芯上。
9.根据
10.根据权利要求1所述的数据存储设备，其中所述神经网络是递归神经网络(RNN)，其包括记忆增强神经网络(MANN)或神经图灵机(NTM)网络中的至少一者。
11.根据权利要求1所述的数据存储设备，其中所述控制器包括数据存储控制器和单独的递归神经网络(RNN)控制器。
12.根据权利要求11所述的数据存储设备，
13.一种与包括非易失性存储器(NVM)阵列的数据存储设备一起使用的方法，所述方法包括：
14.根据权利要求13所述的方法，其中在所存储的神经网络数据的两个单独存储位置处的相同位上发生位错误的可能性低于表示所述神经网络内的可接受容错的阈值。
15.根据权利要求13所述的方法，其中所述神经网络被配置为使得所述权重中的未校正错误增加所述神经网络的正则化。
16.根据权利要求13所述的方法，其中所述多数规则错误校正程序包括：
17.根据权利要求16所述的方法，所述方法还包括将所述神经网络数据的所述正确版本重新写入所述NVM阵列内的新存储器位置中。
18.根据权利要求16所述的方法，所述方法还包括通过擦除所述数据的不正确副本的存储器位置并将所述数据的所述正确版本写入已被擦除的所述存储器位置来重新写入所述神经网络数据的所述正确版本。
19.一种数据存储设备，包括：
20.根据权利要求19所述的数据存储设备，其中通过错误校正码(ECC)部件或数据加扰器中的至少一者对所述经加扰的神经网络数据进行加扰。
21.根据权利要求19所述的数据存储设备，其中所述处理器被进一步配置为：
22.根据权利要求19所述的数据存储设备，其中所述处理器被进一步配置为响应于所述错误的所述指示，向所述NVM阵列应用错误缓解。
23.根据权利要求19所述的数据存储设备，所述数据存储设备从主机接收神经网络数据以便存储在所述NVM阵列中并将从所述NVM阵列读取的神经网络数据发送到所述主机，并且其中维护所述二进制一的计数和所述二进制零的计数中的不一致性的所述累加总和对于所述主机是透明的。
24.一种与包括非易失性存储器(NVM)阵列的数据存储设备一起使用的方法，所述方法包括：
...【技术特征摘要】
【国外来华专利技术】
1.一种数据存储设备，包括：
2.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为：
3.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为：
4.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为通过以下步骤对所述神经网络数据执行所述多数规则错误校正程序：
5.根据权利要求4所述的数据存储设备，其中所述处理器被进一步配置为将所述神经网络数据的所述正确版本重新写入所述nvm阵列内的新存储器位置中。
6.根据权利要求4所述的数据存储设备，其中所述处理器被进一步配置为通过擦除所述数据的不正确副本的所述存储器位置并将所述数据的所述正确版本写入已被擦除的所述存储器位置来重新写入所述神经网络数据的所述正确版本。
7.根据权利要求1所述的数据存储设备，其中所述至少三个副本由奇数个副本组成。
8.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为存储所述至少三个副本，其中所述副本中的至少一个副本存储在所述nvm阵列内与其他副本不同的管芯上。
9.根据权利要求1所述的数据存储设备，其中所述处理器被进一步配置为通过以下步骤对所述nvm阵列执行磨损均衡程序：
10.根据权利要求1所述的数据存储设备，其中所述神经网络是递归神经网络(rnn)，其包括记忆增强神经网络(mann)或神经图灵机(ntm)网络中的至少一者。
11.根据权利要求1所述的数据存储设备，其中所述控制器包括数据存储控制器和单独的递归神经网络(rnn)控制器。
12.根据权利要求11所述的数据存储设备，
13.一种与包括非易失性存储器(nvm)阵列的数据存储设备一起...
【专利技术属性】
技术研发人员：D·J·林宁，A·纳翁，A·巴扎尔斯基，O·佩勒，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。