混合半导体器件制造技术

一种半导体器件，包括开关元件(120)，该开关元件具有表面以及第一区和第二区(121，122)，并且包括具有带隙的第一半导体材料。开关元件(120)的第一区(121)耦合到源极触点(110)。浮置电极(130)具有第一端和第二端(131，132)。浮置电极(130)的第一端(131)耦合到开关元件(120)的第二区(122)。电压支持结构(140)包括具有比第一半导体材料的带隙大的带隙的第二半导体材料。电压支持结构与浮置电极(140)的第二端(132)相接触。漏极触点(150)耦合到电压支持结构(140)。合到电压支持结构(140)。合到电压支持结构(140)。

【技术实现步骤摘要】
【国外来华专利技术】混合半导体器件

技术介绍

[0001]比如硅开关器件的半导体开关器件具有广泛的应用。半导体开关器件包括二极管、双极晶体管、场效应晶体管(field
‑
effect transistor，FET)等。例如，硅横向扩散金属氧化物半导体(laterally
‑
diffused metal oxide semiconductor，LDMOS)场效应晶体管(FET)可以用作电力电子工业中的电源开关。

技术实现思路

[0002]在一些示例中，一种半导体器件包括开关元件，该开关元件具有表面以及第一区和第二区，并且包括具有带隙的第一半导体材料。开关元件的第一区耦合到源极触点。浮置电极具有第一端和第二端。浮置电极的第一端耦合到开关元件的第二区。电压支持结构包括具有比第一半导体材料的带隙大的带隙的第二半导体材料。电压支持结构与浮置电极的第二端相接触。漏极触点耦合到电压支持结构。
[0003]在某些示例中，一种半导体器件包括源极触点。开关元件具有表面。第一半导体区具有第一掺杂极性并且包括沟道区。源极区具有第二掺杂极性并且与源极触点和第一半导体区相接触。漏极区具有第二掺杂极性并且与第一半导体区相接触。栅极与第一半导体区的沟道区相对应。第一半导体区、源极区、以及漏极区均包括具有带隙的第一半导体材料。浮置电极具有第一端和第二端。浮置电极的第一端耦合到开关元件的漏极区。电压支持结构包括具有比第一半导体材料的带隙大的带隙的第二半导体材料。电压支持结构与浮置电极的第二端相接触。漏极触点耦合到电压支持结构。
[0004]在某些示例中，一种用于形成半导体器件的形成方法包括形成开关元件，该开关元件包括具有带隙的第一半导体材料。形成具有第一端和第二端的浮置电极。浮置电极的第一端耦合到开关元件。形成电压支持结构。电压支持结构包括具有比第一半导体材料的带隙大的带隙的第二半导体材料。形成耦合到开关元件的源极触点。形成耦合到电压支持结构的漏极触点。形成场控制元件。
附图说明
[0005]为了详细描述多个不同示例，现在将参照附图，在附图中：
[0006]图1图示了根据所描述的示例的示例混合半导体器件的框图；
[0007]图2图示了用于形成混合半导体器件的示例方法的流程图；
[0008]图3至图11图示了根据所描述的示例的形成示例混合半导体器件的各个阶段的结构的剖视图；
[0009]图12图示了用于形成图11的混合半导体器件的另一示例方法的流程图；
[0010]图13图示了图11的混合半导体器件的另一示例剖视图；
[0011]图14图示了图11的混合半导体器件的另一示例剖视图；
[0012]图15图示了根据所描述的示例的另一示例混合半导体器件的剖视图；
[0013]图16至图22图示了形成另一示例混合半导体器件的各个阶段的结构的剖视图；
[0014]图23图示了用于形成图22的混合半导体器件的示例方法的流程图；以及
[0015]图24图示了根据所描述的示例的另一示例混合半导体器件。
具体实施方式
[0016]硅器件的发展正在减缓并最终受到硅材料性质限制。在30多年的硅加工发展之后，在制造半导体器件(比如横向扩散金属氧化物半导体(LDMOS)场效应晶体管(FET))时，使用当前半导体制造的能力是快速采用和提高性能成本比的途径。
[0017]所描述的示例包括混合半导体器件和用于形成混合半导体器件的形成方法。说明性混合半导体器件包括：源极触点；开关元件，该开关元件具有带有带隙的第一半导体材料；电压支持结构，该电压支持结构包括具有比第一半导体材料的带隙大的带隙的第二半导体材料；浮置电极，该浮置电极在开关元件与电压支持结构之间并将开关元件耦合到电压支持结构；漏极触点，该漏极触点耦合到电压支持结构；以及一个或多个场控制元件。混合半导体器件可以将比如硅开关元件的可靠开关元件与宽带隙(WBG)半导体相组合。混合半导体器件中的WBG半导体可以提供电压支持区以承受在混合半导体器件上施加的电压的一部分或大部分，使得可以降低施加到混合半导体器件的比如硅开关元件/部分的其他部分的电压。因此，可以增大混合半导体器件的临界电压。
[0018]图1图示了根据所描述的示例的示例混合半导体器件的框图。混合半导体器件100包括：源极触点110；开关元件120，该开关元件具有带有带隙(即，能带隙)的第一半导体材料；电压支持结构140，该电压支持结构包括带有比开关元件120的第一半导体材料的带隙大的带隙的宽带隙(WBG)半导体材料；浮置电极130，该浮置电极在开关元件120与电压支持结构140之间并将开关元件120耦合到电压支持结构140；漏极触点150，该漏极触点耦合到电压支持结构140；以及场控制元件160。浮置电极120具有第一端131和第二端132；浮置电极130的第一端131耦合到开关元件120并与其处于欧姆接触；并且浮置电极130的第二端132耦合到电压支持结构140并与其处于欧姆接触。浮置电极可以将第一部件电耦合到第二部件、而不与除了被耦合的部件之外的附加电压端子或电流端子相接触。在一些示例中，开关元件120的第一半导体材料包括硅、锗或砷化镓中的至少一种。
[0019]在一些示例中，浮置电极131的第一端131与开关元件120的第二区122处于欧姆接触；浮置电极130的第二端132与电压支持结构140处于欧姆接触；并且开关元件120的第一区121与源极触点110处于欧姆接触。在一些示例中，场控制元件160从开关元件120朝向漏极触点150延伸。
[0020]根据应用场景，结构/部件110、120、130、140、150、以及160可以相对于彼此布置在各种方向(例如平面内方向、平面外方向、和/或任何其他合适的方向)上。在一个示例中，电压支持结构140沿着平面外方向处于浮置电极130和开关元件120上。在另一示例中，电压支持结构140沿着平面内方向邻接浮置电极130和开关元件120。
[0021]掺杂半导体可以是掺杂有电子受体掺杂剂的p型半导体或者掺杂有电子给体掺杂剂的n型半导体。根据各种应用场景，可以为混合半导体器件的部件选择以下掺杂水平中的任何一个。p型半导体的掺杂水平可以是小于3
×
10
16
cm
‑3的P
‑
掺杂水平、在3
×
10
16
cm
‑3至1
×
10
19
cm
‑3的范围内的P掺杂水平、或者高于1
×
10
19
cm
‑3的P+掺杂水平。n型半导体的掺杂水平可以是小于3
×
10
16
cm
‑3的N
‑
掺杂水平、在3
×
10
16
cm
‑3至1
×
10
19
cm
‑3的范围内的N掺杂水平或...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，包括：开关元件，所述开关元件具有表面以及第一区和第二区，并且包括具有带隙的第一半导体材料，所述开关元件的第一区耦合到源极触点；浮置电极，所述浮置电极具有第一端和第二端，所述浮置电极的第一端耦合到所述开关元件的第二区；电压支持结构，所述电压支持结构包括具有比所述第一半导体材料的带隙大的带隙的第二半导体材料，所述电压支持结构与所述浮置电极的第二端相接触；以及漏极触点，所述漏极触点耦合到所述电压支持结构。2.如权利要求1所述的半导体器件，其中，所述浮置电极包括金属或硅化物中的至少一种。3.如权利要求1所述的半导体器件，其中：所述浮置电极的第一端与所述开关元件的第二区处于欧姆接触；并且所述浮置电极的第二端与所述电压支持结构处于欧姆接触。4.如权利要求1所述的器件，其中，所述开关元件是二极管、双极晶体管、场效应晶体管、或绝缘栅双极晶体管中的至少一种。5.如权利要求4所述的器件，其中：所述开关元件包括场效应晶体管；并且所述场效应晶体管是p型场效应晶体管或n型场效应晶体管。6.如权利要求5所述的器件，其中，所述开关元件是横向扩散金属氧化物半导体场效应晶体管。7.如权利要求5所述的器件，其中，所述开关元件包括栅极。8.如权利要求7所述的器件，其中，所述开关的栅极在正交于所述开关元件的表面的方向上延伸，或者在平行于所述开关元件的表面的方向上延伸。9.如权利要求1所述的器件，其中，所述第二半导体材料包括碳化硅或氮化镓中的至少一种。10.如权利要求1所述的器件，其中，所述第二半导体材料包括纳米管材料。11.如权利要求1所述的器件，其中，所述第一半导体材料包括硅、锗、或砷化镓中的至少一种。12.如权利要求1所述的器件，进一步包括：场控制元件，所述场控制元件朝向所述漏极触点延伸。13.如权利要求12所述的器件，其中，所述场控制元件是电耦合到所述源极触点或另一电压触点的场板。14.如权利要求12所述的器件，其...

【专利技术属性】
技术研发人员：克里斯托弗，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：