一种晶体管装置制造方法及图纸

一种晶体管装置，其为具有半导体结构的双极晶体管，所述结构包括与集极区及射极区相同的半导体类型的通道。所述通道比与之相交界的基极区更为浅薄。本发明专利技术结构能够改善电流增益，其亦能使晶体管装置在开启时，有选择地通过控制贯穿射极端子与集极端子间的电压，来实现单极传导或实现双极传导的工作模式。现单极传导或实现双极传导的工作模式。现单极传导或实现双极传导的工作模式。

【技术实现步骤摘要】
【国外来华专利技术】一种晶体管装置


[0001]本专利技术涉及一种晶体管装置，尤其涉及一种优于传统横向双极性结面型晶体管(bipolar junction transistor,BJT)的电流增益特性的晶体管装置。

技术介绍

[0002]BJT的半导体结构与对应的结构配置使其射极与集极间的电流(受控电流)成为电子与电洞流电荷载流运动的结果，称为双极传导。
[0003]相比之下，在场效应晶体管(field effect transistor,FET)或结面场效晶体管(junction field effect transistor,JFET)中，源极端子与漏极端子间的电流(受控电流)主要是由于电子或电洞流的移动，而无法同时归因于两者，此称为单极传导或单载子型操作。
[0004]美国专利US6251716B1、US200316704A1与US2009206375是熟知的JFET配置的范例，因此其源极与漏极间的电流主要归因于单极传导。也即，一般本领域技术人员无法得到符合实际运用需求的晶体管装置。

技术实现思路

[0005]本专利技术的主要目的在于，克服现有技术所遭遇的上述技术问题并提供了一种晶体管装置，其由于通道的存在，与传统BJT半导体结构不同，晶体管装置可作为常开装置或常关装置来操作，取决于所施加在跨越射极端子与集极端子之间的电压。
[0006]在第一方面，本专利技术提供一种晶体管装置，具有：由第一类型半导体的第一区域所提供的集极区；与所述集极区关联的集极端子；由第一类型半导体的第二区域所提供的射极区；与所述射极区关联的射极端子；由位于所述集极区与所述射极区之间且与二者交界的半导体的第三区所提供的基极区；与所述基极区关联的基极端子；其中，所述基极区包括：第二类型半导体的次分区，及所述第一类型半导体的通道，其中，所述基极端子接触所述次分区；所述次分区与所述通道交界以提供第一二极管结面，并且与所述射极区及所述集极区二者交界以进一步形成数个二极管结面，所述通道与所述集极区及所述射极区两者交界并与两者互连，使所述装置在第一条件下的电路中实现时，即配置高于第一阈值电压的电压贯穿所述射极端子与集极端子，且所述基极端子是浮动或与所述射极端子形成短路时，所述集极端子与所述射极端子之间的电流至少主要归因于单极传导；通道的净掺杂浓度小于所述射极区与所述集极区的净掺杂浓度；并且所述通道具有自远离所述第一二极管结面所延伸而来足够小的深度，使所述装置在第二条件下的电路中实现时，即跨越所述射极端子与所述集极端子的电压低于第一阈值电压，且所述基极端子在浮动或与所述射极端子形成短路时，在所述第一二极管结面附近形成耗尽区用以约束所述通道，使所述装置的所述集极端子与所述射极端子之间基本上没有电流；以及，当所述装置在第三条件下的电路中实现时，即施加电压贯穿所述射极端子与所述集极端子，且贯穿所述射极端子与基极端子的电压导致电流通过所述基极端子时，所述集极端子与所述射极端子之间的电流至少
主要归因于双极传导。
[0007]由于该通道的存在，与传统BJT半导体结构不同，该装置可作为常开装置或常关装置来操作，取决于所施加在跨越射极端子与集极端子之间的电压。
[0008]该阈值电压地值与在射极区与集极区间延伸的该通道的长度相关，因此通常也与该射极区与集极区之间的间隔距离相关。因此，对于预期的射极—集极电压范围而言，可以通过选择该通道的长度来制作该晶体管装置以在常开或常关下操作。
[0009]相同的屏蔽效应可以用来定义电路中所有晶体管装置的间距。这样的优势是，使得制造包含常开与常关晶体管的集成电路成为可能，而无需额外的处理步骤。此类电路可用来执行通常需要使用互补晶体管的功能，例如NMOS与PMOS，其需要更多的半导体层和/或生产步骤来实现。可根据此有益效果进一步应用包含逻辑门电路、仿真比较器与运算放大器电路。
[0010]在该第一条件下操作时，所施加贯穿射极端子与集极端子的电压(Vce)大于该第一阈值，且本晶体管装置系作为常开装置；该通道允许该些集极端子与射极端子间之单极传导，尽管没有电流通过该基极端子。
[0011]在该第二条件下操作时，贯穿射极端子与集极端子的电压低于第一阈值，该通道的非常小的深度(深度指提供给该通道的半导体层的小深度功能)意味着存在于该第一二极管结面附近之耗尽区足以使该通道具有足够高的电阻用以防止电流通过该通道。
[0012]换言之，当Vce大于阈值时，足以克服耗尽区，允许该射极与集极间存在电流。随着该通道长度的增加，克服耗尽区所需的Vce值也增加。
[0013]该通道非常小的绝对深度，以及其与基极次分区的深度相比的相对较小的深度，意味着在第三条件下操作时，即贯穿射极端子与基极端子的电压(Vbe)大于该基极—射极二极管结面之正向偏电压(bias voltage)(Vft)时，通过该基极端子电流的一大部分将归因于该射极及该基极次分区的双极传导，而非该通道的双极传导。
[0014]尽管如此，在第三条件下操作时，与具传统结构的BJT晶体管相比，该通道的存在给该晶体管提供改进的增益特性。这是因为该通道提供该些射极与集极区间的传导路径，其无需穿过二极管结面，且其能够提供相对较低电阻。
[0015]本晶体管装置的工作方式的一个结果为，当Vbe值变化至高于Vft时，Ice的比例可归因于双极传导与单极传导的变化，从而该晶体管之电流增益发生变化；随着双极传导比例的增加，该电流增益亦下降。
[0016]本专利技术提供的晶体管设计地另一有利的特征为，通过已知的Vce的电压范围选择该通道的长度，可让常关晶体管在Vbe值低于该基极射极二极管结面之正向偏电压时切换为开启。
[0017]换句话说，当电路工作于第四条件下，即其中贯穿射极端子与集极端子的电压介于该第一阈值(Vt)与第二阈值(Vt')之间(其中|Vt'|<|Vt|)时，工作为一常关晶体管的晶体管装置，当Vbe小于该基极射极二极管结面之正向偏电压(Vft)时，切换为开启。
[0018]在工作于第四条件下时，该射极与集极之间的电流是通过该通道的单极传导的结果，因此与在第四条件下状态相比，该装置具有更高的增益，尽管该射极与集极间的最大电流较小。
[0019]本晶体管装置用于在工作状态转为关闭和在第四条件下作切换时，通道因其太长
(当Vbe＝0时)，对一个小于Vt值的Vce来说，得以克服该第一二极管结面附近之耗尽区。然而，若通道足够短，施加小的正向电压贯穿基极端子与射极端子(Vbe大于0)，又不足以克服该基极射极二极管结面附近的耗尽区(Vbe<Vft)，因此使Ibe＝0，足以削弱该第一二极管结面附近的耗尽区至容许该射极与集极间借由该通道流通电流的程度。在该第四条件下工作的本晶体管装置所需的Vbe最小值将取决于该晶体管装置的Vce与Vt值。
[0020]本专利技术实施例还公开了一个驱动器电路，其有助于数个第一级晶体管减少双极传导(即较多的单极传导—其中可能只有单极传导)以提供更高的增益，而数个第二级晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种晶体管装置，其特征在于，具有：由第一类型半导体的第一区域提供的集极区；与所述集极区关联的集极端子；由所述第一类型半导体的第二区域提供的射极区；与所述射极区关联的射极端子；由位于所述集极区与所述射极区之间且与二者交界的半导体的第三区域所提供的基极区；与所述基极区关联的基极端子；其中，所述基极区包括：第二类型半导体的次分区，以及，所述第一类型半导体的通道，其中，所述基极端子接触所述次分区；所述次分区与所述通道交界以提供第一二极管结面，并且所述次分区与所述射极区及所述集极区二者交界以进一步形成数个二极管结面，所述通道与所述集极区及所述射极区两者交界并与两者互连，使所述装置在第一条件下的电路中实现时，即配置高于第一阈值电压的电压贯穿所述射极端子与所述集极端子，且所述基极端子是浮动或与所述射极端子之间形成短路时，所述集极端子与所述射极端子之间的电流至少主要归因于单极传导；所述通道的净掺杂浓度小于所述射极区与所述集极区的净掺杂浓度；并且所述通道具有自远离所述第一二极管结面所延伸而来足够小的深度，使所述装置在第二条件下的电路中实现时，即跨越所述射极端子与所述集极端子的电压低于第一阈值电压，且所述基极端子在浮动或与所述射极端子形成短路时，在所述第一二极管结面附近形成耗尽区用以约束所述通道，使所述装置的所述集极端子与所述射极端子之间基本上没有电流；以及，当所述装置在第三条件下的电路中实现时，即施加电压贯穿所述射极端子与所述集极端子，且贯穿所述射极端子与基极端子的电压导致电流通过所述基极端子时，所述集极端子与所述射极端子间之间的电流至少主要归因于双极传导。2.根据权利要求1或2所述的晶体管装置，其特征在于，所述集极区与所述射极区之间的间隔小于或等于1.5微米。3.一种晶体管，其特征在于，从第一二极管结面延伸而来的通道深度小于或等于0.25微米，最好小于或等于0.1微米。4.根据前述任一项权利要求所述的晶体管装置，其特征在于，所述基极区的次分区包含第一部分与第二部分，其中：所述第一部分具有比所述第二部分更高的净掺杂浓度；所述基极端子通过所述第一部分电性连接所述第二部分；并且，其中所述第二部分与所述通道交界以提供所述第一二极管结面，且与所述射极区及所述集极区二者交界以进一步形成所述数个二极管结面。5.根据权利要求4所述的晶体管装置，其特征在于，所述通道的净掺杂浓度小于或等于所述次分区的第二部分的净掺杂浓度的一倍。6.根据权利要求5所述的晶体管装置，其特征在于，所述通道的净掺杂浓度小于或等于所述次分区的第二部分的净掺杂浓度的0.1倍。7.根据权利要求6所述的晶体管装置，其特征在于，所述基极的次分区的第二部分的净掺杂浓度在5e16/cm3到5e17/cm3之间。
8.根据权利要求7所述的晶体管装置，其特征在于，所述基极的次分区的第一部分的净掺杂浓度大于或等于1e18/cm3。9.根据权利要求1所述的晶体管装置，其特征在于，所述次分区位于所述第一类型半导体基板层中，且所述装置进一步包含所述第二类型半导体的高掺杂区，其位于所述次分区的第二部分与所述基板两者之间并将二者分开；与所述次分区相比，所述高掺杂区具有高净掺杂浓度。10.根据前述任一项权利要求所述的晶体管装置，其特征在于，所述射极区和/或所述集极区由掺杂多晶硅层提供，所述掺杂多晶硅层设于限定所述基极区的硅芯片上。11.根据权利要求1所述的晶体管装置，其特征在于，所述次分区位于所述第一类型半导体基板层中，且所述装置进一步包含所述第二类型半导体的高掺杂区，其位于所述次分区的第二部分与基板两者之间并将二者分开；与所述次分区相比，所述高掺杂区具有高净掺杂浓度。12.根据前述任一项权利要求所述的晶体管装置，其特征在于，所述射极区和/或所述集极区系由掺杂多晶硅层所提供，所述掺杂多晶硅层设于限定所述基极区的硅芯片上。13.一种集成电路，其特征在于，包含二个如前述任一项权利要求所述的晶体管，其中，第一个晶体管的通道相对长，且在第一个晶体管的集极区与发射区之间存在相对大的横向间距；而第二个晶体管的通道相对短，且第二个晶体管的集极区与射极区之间具有相对小的横向间距。14.一种集成电路的工作方法，所述集成电路为如权利要求11所述的集成电路，其特征在于，所述第一晶体管与所述第二晶体管在相同的集极—射极电压范围内工作，所述电压范围被选择为使所述第一晶体管与所述第二晶体管均作为常关型晶体管工作，以这种方式，所述第一晶体管的射极与集极之间的电流具有大于所述第二晶体管的双极传导分量，而所述第一晶体管作为常开型晶体管工作，所述第二晶体管作为常关型晶体管工作。15.根据权利要求11所述的集成电路的工作方法，其特征在于，所述第一晶体管与所述第二晶体管均位于相同的集极—射极电压范围内工作，所述集极
‑
射极电压范围被选择。16.一种集成电路的制造方法，其特征在于，该集成电路包含两...

【专利技术属性】
技术研发人员：大卫，
申请(专利权)人：寻找未来有限公司，
类型：发明
国别省市：