碳化硅功率器件及其制造方法技术

提供了一种具有低的导通电阻R

【技术实现步骤摘要】
【国外来华专利技术】碳化硅功率器件及其制造方法


[0001]本专利技术涉及一种碳化硅器件及其制造方法。

技术介绍

[0002]当与常用的硅(Si)相比时，碳化硅(SiC)为功率半导体器件提供了许多吸引人的特性。示例性地，SiC的击穿电场强度和热导率高得多，这些允许功率器件远超对应的Si功率器件，并使得能够达到原本无法企及的效率水平。4H
‑
SiC是功率电子设备(诸如，金属氧化物半导体场效应晶体管(MOSFET))的优选多型体，这是由于4H
‑
SiC生长
的进步以及其具有吸引力的电子性质所致，诸如比其他可用的晶片级多型体(例如，6H
‑
SiC或3C
‑
SiC)大的带隙。尽管那些4H
‑
SiC功率MOSFET已经商业上可购得，但仍有很大的改进空间，尤其是关于反向沟道迁移率，以便进一步降低导通电阻R
on
。
[0003]大多数市售的基于碳化硅(SiC)的功率场效应晶体管是以平面设计来实施的，其中在晶片的表面上形成沟道，诸如在垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)中。然而，这些器件中的电流密度难以增大，因为n沟道VDMOS中的p型注入形成寄生结场效应晶体管(JFET)的栅极，这些栅极往往减小电流的宽度。
[0004]由于没有寄生JFET，沟槽金属氧化物半导体场效应晶体管(MOSFET)使得能够实现低导通电阻R
on
。附加地，对于SiC，沟槽型MOSFET架构准许通过关于不同晶面设计沟道来优化载流子迁移率。例如从US 2018/0350977 A1中已知SiC沟槽型MOSFET。在该已知的沟槽型MOSFET中，多个沟道区域被实施为连续p型体层的一部分。沟槽型栅电极布置在彼此分离的沟槽中。在该构型中，由于可以用于沟道区域的器件面积相对低，导通电阻R
on
是相对高的。沟道反向在整个体层中是不可能的，而是仅在体层的横向插置在相邻沟槽型栅电极之间的区域中才有可能。用于制造基于SiC的沟槽型MOSFET的已知方法依赖于将深沟槽蚀刻到SiC中以便形成沟槽型栅电极。与蚀刻其他半导体材料(诸如，硅(Si))相比，蚀刻SiC是困难和昂贵的。
[0005]而对于>3kV的较高电压等级，漂移层电阻R
drift
主导着导通电阻R
on
，然而，后者的降低在商业上更相关的较低电压等级(例如，电压等级≤1.7kV)(用于电动和混合动力电动车辆(EV/HEV))中是必不可少的，以便显著降低导通状态功率损耗和开关损耗。此处，R
on
仍然显著高于理想值，如图1中所示。在这方面，低反向沟道迁移率代表可能对器件成本且因此对SiC功率MOSFET的广泛采用有重大影响的主要挑战之一。使用改进的栅极堆叠以及SiC/氧化物界面提高反向沟道迁移率展示出有限的成功，但被认为是SiC功率MOSFET开发和商业化过程中最重要的里程碑之一。在90年代后期，6H
‑
SiC的一氧化氮(NO)后氧化的引入及其在2001年对于4H
‑
SiC MOSFET的应用实现了反向层电子迁移率方面的巨大增加，因为经由NO退火在界面附近引入氮(N)降低了界面缺陷密度D
it
。然而，除了先进技术的NO退火SiC MOSFET之外，对较高迁移率的器件也有着强烈需求，特别是为了将SiC MOSFET扩展到低电压等级市场。
[0006]此外，除了达到理想的/较低的R
on
之外，通过较高的沟道迁移率可避免的问题如
下：
[0007]a)可以在较低的电压下驱动栅极，从而导致栅极氧化物层中的电场较小，这改进了阈值稳定性和氧化物长期可靠性，以及
[0008]b)不需要为了降低沟道电阻而对晶体管沟道长度进行积极的缩放，因此可以避免短沟道效应。
[0009]除了NO处理之外，减少界面缺陷的替代性策略是引入具有痕量杂质、表面反掺杂、高温氧化和替代性的非极性晶面(而不是常规的极性Si面)的界面层，这是由于它们的固有地高迁移率。
[0010]从出版物
‘
在一氧化氮中高温退火后4H
‑
SiC MOSFET反向沟道迁移率的改进
’
(G.Y.Chung等人，IEEEE电子器件快报，第22卷，第4期，2001年4月，第176
‑
178页)中，已知一种用于制造4H
‑
SiC MOSFET的方法，其中在通过一氧化氮中高温退火钝化导带边缘附近的SiC/SiO2界面态之后，横向反向模式的4H
‑
SiC MOSFET的沟道迁移率显著增大。
[0011]文献GB 2 572 442 A、US 2019/0165162 A1、US 2017/0365665 A1、US 10 056 289B1和WO 2020/114666 A1提及了半导体器件。

技术实现思路

[0012]鉴于现有技术中的以上缺点，本专利技术的目的是提供一种具有较低导通电阻R
on
的碳化硅功率器件及其制造方法。本专利技术的目的通过根据权利要求1所述的碳化硅功率器件和根据权利要求7所述的方法来实现。在从属权利要求中指定了本专利技术的进一步发展。
[0013]根据实施例的碳化硅功率器件包括：第一导电型衬底，其具有第一主侧部以及与第一主侧部相对的第二主侧部；多个碳化硅层堆叠，其布置在衬底的第一主侧部上；连续绝缘层；以及栅电极层。每个碳化硅层堆叠包括沿远离第一主侧部的方向堆叠在第一主侧部上的以下各层：衬底上的第一导电型漏极层、漏极层上的第二导电型沟道层、以及沟道层上的第一导电型源极层，该第二导电型不同于该第一导电型。连续绝缘层包括：多个第一绝缘层部分，它们分别直接在所述多个碳化硅层堆叠中的一个的横向表面上延伸，使得所述多个第一绝缘层部分横向地覆盖并且横向地包围每个碳化硅层堆叠的至少漏极层和沟道层；以及第二绝缘层部分，其在第一主侧部上在所述多个第一绝缘层部分之间延伸。栅电极层直接在第一绝缘层上延伸，使得栅电极层通过第一绝缘层部分与碳化硅层堆叠中的每一个电分离。每个碳化硅层堆叠具有从第一主侧部突出的柱状物或鳍状物的形状，使得每个沟道层的每个点横向地夹在栅电极层的两个相对部分之间，其中，栅电极层的这两个相对部分沿着延伸穿过该沟道层的该点的直线具有小于2μm的距离。
[0014]贯穿说明书，如果第一层直接在第二层上延伸，则应意味着第一层与第二层直接物理接触，而没有其他层或元件夹在第一层与第二层之间(至少在第一层直接在第二层上延伸的地方)。
[0015]由于所述多个横向地分离的垂直碳化硅结构中的源极区域、沟道区域和漏极区域的特定布置，具有以上结构的碳化硅功率器件具有相对低的导通电阻R
on
。与现有技术的基于SiC的沟槽型MOSFET(其中沟道区域仅是连续体层中的部分)相比，可以将器件的更大区域用于在导通状态下其中本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅功率器件(100；200；300；400；500；600；700；800)，包括：第一导电型衬底(20；25)，所述第一导电型衬底具有第一主侧部(21)以及与所述第一主侧部(21)相对的第二主侧部(22)；多个碳化硅层堆叠(30；230；330；430；530；630；730；830)，所述多个碳化硅层堆叠布置在所述衬底(20；25)的所述第一主侧部(21)上，其中每个碳化硅层堆叠(30；230；330；430；530；630；730；830)包括在远离所述第一主侧部(21)的方向堆叠在所述第一主侧部(21)上的以下各层：所述衬底(20；25)上的第一导电型漏极层(35；235；335；435；735)、所述漏极层(35；235；335；435；735)上的第二导电型沟道层(37；237；337；437；537；637)、以及所述沟道层(37；237；337；437；537；637)上的第一导电型源极层(36；236；336；436；836)，所述第二导电型不同于所述第一导电型；连续的第一绝缘层(40；240；340；440；540；640)，包括：多个第一绝缘层部分(42；242；342；442；542；642)，所述多个第一绝缘层部分分别直接在所述多个碳化硅层堆叠(30；230；330；430；530；630；730；830)中的对应一个的横向表面上延伸，使得所述多个第一绝缘层部分(42；242；342；442；542；642)横向地覆盖并且横向地包围每个碳化硅层堆叠(30；230；330；430；530；630；730；830)的至少所述漏极层(35；235；335；435；735)和所述沟道层(37；237；337；437；537；637；737)；以及第二绝缘层部分(43；243；343；443)，所述第二绝缘层部分在所述第一主侧部(21)上在所述多个第一绝缘层部分(42；242；342；442；542；642)之间延伸；以及栅电极层(45)，所述栅电极层直接在所述第一绝缘层(40；240；340；440；540；640)上延伸，使得所述栅电极层(45)通过所述第一绝缘层部分(42；242；342；442；542；642)与所述多个碳化硅层堆叠(30；230；330；430；530；630；730；830)中的每一个电分离，其中，所述多个碳化硅层堆叠(30；230；330；430；530；630；730；830)中的每一个具有从所述第一主侧部(21)突出的柱状物的形状，使得每个沟道层(37；237；337；437；537；637；737)的每个点横向地夹在所述栅电极层(45)的两个相对部分之间，其中所述栅电极层(45)的所述两个相对部分沿着延伸穿过所述沟道层(37；237；337；437；537；637；737)的所述点的直线具有小于2μm的距离(d)。2.根据权利要求1所述的碳化硅功率器件(100；200；300；400；500；600；700；800)，其中所述沟道层(37；237；337；437；537；637；737)包括3C
‑
SiC，并且所述漏极层(35；235；335；435；735)包括4H
‑
SiC或6H
‑
SiC。3.根据权利要求1或2所述的碳化硅功率器件(700)，其中所述衬底(20；25)具有高于10
17
cm
‑3或高于5
·
10
17
cm
‑3的掺杂浓度，并且其中每个碳化硅层堆叠(730)的所述漏极层(735)与所述衬底(20；25)直接接触。4.根据权利要求1至3中任一项所述的碳化硅功率器件(100；200；300；400；700；800)，其中所述第一绝缘层部分(42；242；342；442)是管状的，从而分别横向地包围所述多个碳化硅层堆叠(30；230；330；430；730；830)中的对应一个以形成多个竖直全环绕栅极场效应晶体管单元(50)。5.根据权利要求4所述的碳化硅功率器件(100；200；300；400；700；800)，其中每个碳化硅层堆叠(30；230；330；430；730；830)的所述沟道层(37；237；337；437；737)在平行于所述第一主侧部(21)的任一水平方向具有最大水平宽度(w)，所述最大水平宽度(w)低于2μm或
低于1μm。6.根据权利要求1至5中任一项所述的碳化硅功率器件(100；200；300；400；500；600；700；800)，其中所述第一绝缘层(40；240；340；440；540；640)是氧化硅层或氮化硅层。7.一种用于制造碳化硅功率器件(100；200；300；400；500；600；700；800)的方法，所述方法包括以下步骤：提供第一导电型衬底(20；25)；在所述衬底(20；25)的第一主侧部(21)上形成牺牲层(60)；将所述牺牲层(60)结构化以形成多个牺牲结构(65)，所述多个牺牲结构从所述第一主侧部(21)突出并具有柱状物或鳍状物的形状，其中每个牺牲结构(65)包括与所述衬底(20；25)相邻的第一端(65A)以及与所述第一端(65A)相对的第二端(65B)；在所述多个牺牲结构(65)上和所述第一主侧部(21)上形成连续绝缘材料层(70)；其后，去除绝缘材料层(70)在每个牺牲结构(65)的所述第二端(65B)上的一部分以暴露每个牺牲结构(65)的所述第二端(65B)，同时剩余绝缘材料层(70
’
)覆盖每个牺牲结构(65)的横向表面，其中所述剩余绝缘材料层(70
’
)的至少一部分形成所述碳化硅功率器件(100；200；300；400；500；600；700；800)中的第一绝缘层(40；240；340；440；540；640)；其后，通过选择性蚀刻去除每个牺牲结构(65)以在所述剩余绝缘材料层(70

【专利技术属性】
技术研发人员：L，
申请(专利权)人：日立能源瑞士股份公司，
类型：发明
国别省市：