用于补偿输入接收器电路处的串扰噪声的设备和方法技术

信号线的输入接收器电路可从其它信号线接收输入以减少所述信号线上存在的串扰噪声。在一些实例中，所述输入接收器电路可包含具有可编程宽度的晶体管。在一些实例中，所述输入接收器电路可包含具有可编程电流的偏压电流产生器。可基于另一信号线引入的串扰噪声的量来编程所述宽度和/或电流。在一些实例中，所述输入接收器电路可包含电阻和/或电容。在一些实例中，所述电阻器和/或电容器可为可编程的。可基于所述信号线上的所述串扰噪声的持续时间来编程所述电阻和/或电容。间来编程所述电阻和/或电容。间来编程所述电阻和/或电容。

【技术实现步骤摘要】
【国外来华专利技术】用于补偿输入接收器电路处的串扰噪声的设备和方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年1月27日提交的第17/160,204号美国非临时申请的提交权益。本申请出于所有目的以全文引用的方式并入本文中。

技术介绍

[0003]半导体存储器在许多电子系统中用于存储稍后可检索的数据。随着越来越需要电子系统更快、具有更大数据容量且消耗更少功率，已不断地开发可更快地进行存取、存储更多数据并使用更少功率的半导体存储器以便满足变化的需求。一部分开发包含创建用于控制和存取半导体存储器的新规范，从一代规范改变为下一代规范以便改进电子系统中的存储器的性能。
[0004]通常通过为存储器提供命令信号、存储器地址信号和时钟来控制半导体存储器。举例来说，可通过存储器控制器提供各种命令和地址信号以及时钟。命令信号可控制半导体存储器执行各种存储器操作，例如用以从存储器检索数据的读取操作以及用以存储数据到存储器的写入操作。可按相对于存储器接收相关联命令的已知定时在控制器与存储器之间提供数据信号。
[0005]利用新开发的存储器，所述存储器可设置有用于例如为命令和地址定时的系统时钟，且另外设置有用于为存储器提供的读取数据定时以及用于为提供给存储器的写入数据定时的数据时钟。所述存储器还可提供时钟给控制器以用于为数据提供到控制器的操作定时。
[0006]提供给存储器的外部时钟用以提供在存储器操作期间控制各种内部电路的定时的内部时钟。举例来说，内部时钟可用于对输入电路接收提供给存储器的各种信号(例如命令和地址信号)以及各种信号线上的数据信号的操作计时。输入电路的输入接收器接收和捕获来自信号线的输入信号。信号线上提供的信号可在另一信号线上产生噪声，被称为串扰噪声。串扰噪声可影响输入信号的信号完整性并且可使得输入接收器捕获错误命令、地址和/或数据。

技术实现思路

[0007]如本文中所公开的设备和方法(包含电路、定时和操作参数)可用于减小信号线之间的串扰效应。在一些实例中，信号线的输入接收器电路可从一个或多个其它信号线接收输入信号。其它信号线上的信号可促成信号线上的输入信号中的串扰噪声。在一些实例中，输入接收器电路可使用来自其它信号线的输入信号减小或消除信号线上的输入信号上的串扰噪声的效应。在一些应用中，这可减少信号线上的输入信号的数据眼因串扰噪声造成的减小。
[0008]根据本公开的至少一个实例，一种设备可包含：输入接收器电路，其包括：差分对电路，其被配置成提供差分信号，其中所述差分对电路包括被配置成从第一信号线接收第一输入信号的输入侧和被配置成从参考输入接收参考信号的参考侧；和补偿电路，其包括
来自第二信号线的第二输入信号，其中所述参考侧上的电流至少部分地基于所述第二输入信号。
[0009]根据本公开的至少一个实例，一种设备可包含：负载装置；差分对电路，其包括与所述负载装置并联耦合的第一晶体管和第二晶体管，其中所述第一晶体管被配置成从第一信号线接收输入信号且所述第二晶体管被配置成接收参考信号，其中所述差分对电路被配置成提供差分信号；和补偿电路，其包括：第三晶体管，其与所述第二晶体管并联耦合且被配置成从第二信号线接收第二输入信号；第四晶体管，其与所述第二晶体管并联耦合且被配置成从第三信号线接收第三输入信号；第一耦合电路，其被配置成接收所述第二输入信号；和第二耦合电路，其被配置成接收所述第三输入信号。
[0010]根据本公开的至少一个实例，一种方法可包含：在输入接收器电路处从第一信号线接收第一输入信号；接收参考信号；从第二信号线接收第二输入信号；至少部分地基于所述第二输入信号，产生抑制信号；和基于所述第一输入信号、所述参考信号和所述抑制信号，提供差分信号。
附图说明
[0011]图1是根据本公开的实施例的系统的框图。
[0012]图2是根据本公开的实施例的设备的框图。
[0013]图3是根据本公开的实施例的输入电路的框图。
[0014]图4A是信号线的部分的说明。
[0015]图4B是说明图4A中示出的信号线上的信号的状态的定时图。
[0016]图5是根据本公开的实施例的输入接收器电路的至少一部分的框图。
[0017]图6是根据本公开的实施例的输入接收器电路的至少一部分的电路图。
[0018]图7是说明根据本公开的实施例的包含补偿电路的输入接收器电路的实例操作的定时图。
[0019]图8是根据本公开的实施例的输入接收器电路的至少一部分的电路图。
[0020]图9是说明根据本公开的实施例的包含补偿电路的输入接收器电路的实例操作的定时图。
[0021]图10是根据本公开的实施例的输入接收器电路的至少一部分的电路图。
[0022]图11是根据本公开的实施例的方法的流程图。
具体实施方式
[0023]公开用于减小信号线之间的串扰效应的设备和方法，包含电路、定时和操作参数。如本文中所阐释，信号线的输入接收器电路可从一个或多个其它信号线接收输入信号。其它信号线上的信号可促成信号线上的输入信号中的串扰噪声。输入接收器电路可使用来自其它信号线的输入信号减小或消除信号线上的输入信号上的串扰噪声的效应。在一些应用中，这可减少信号线上的输入信号的数据眼因串扰噪声造成的减小。
[0024]图1是根据本公开的实施例的系统100的框图。系统100包含控制器10和存储器系统105。存储器系统105包含存储器110(0)
‑
110(p)(例如，“装置0”到“装置p”)，其中p是自然数。在一些实施例中，存储器110可为动态随机存取存储器(DRAM)。在一些实施例中，存储器
装置110可为双倍数据速率(DDR)DRAM。控制器10和存储器系统105经由一个或多个总线进行通信。存储器110(0)
‑
110(p)可各自耦合到命令/地址、数据和时钟总线。在图1中所示的实例中，存储器系统105在命令/地址总线115上接收到命令和地址，且在控制器10和存储器系统105之间经由数据总线125提供数据。可经由时钟总线130在控制器与存储器系统105之间提供各种时钟信号。时钟总线130可包含信号线，用于提供由存储器系统105接收到的系统时钟CK_t和CK_c、由存储器系统105接收到的数据时钟WCK_t和WCK_c，以及由存储器系统105提供到控制器10的存取数据时钟信号RDQS_t和RDQS_c。总线中的每一个可包含在其上提供信号的一个或多个信号线。
[0025]由控制器10提供到存储器系统105的CK_t和CK_c时钟用于对命令和地址的提供和接收进行定时。WCK_t和WCK_c时钟以及RDQS_t和RDQS_c时钟用于对数据的提供定时。CK_t和CK_c时钟是互补的，WCK_t和WCK_c时钟是互补的，且RDQS_t和RDQS_c时钟是互补的。当第一时钟的上升边沿与第二时钟的下降边沿同时发生时，且当第二时钟的上升边沿与第一时钟的下降边沿同时发生时，时钟是互补的。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：输入接收器电路，其包括：差分对电路，其被配置成提供差分信号，其中所述差分对电路包括被配置成从第一信号线接收第一输入信号的输入侧和被配置成从参考输入接收参考信号的参考侧；和补偿电路，其包括来自第二信号线的第二输入信号，其中所述参考侧上的电流至少部分地基于所述第二输入信号。2.根据权利要求1所述的设备，其中所述差分对电路包括被配置成接收所述第一输入的第一晶体管和被配置成接收所述参考输入的第二晶体管；且所述补偿电路包括被配置成接收所述第二输入的第三晶体管，其中所述第三晶体管与所述第二晶体管并联耦合。3.根据权利要求2所述的设备，其中所述第三晶体管的有效宽度是可编程的。4.根据权利要求3所述的设备，其中所述第三晶体管的所述有效宽度至少部分地基于作为对所述第二输入信号的响应的所述第一信号线上的串扰噪声的量值和持续时间。5.根据权利要求1所述的设备，其中所述补偿电路另外包括耦合到所述差分对电路的所述输入侧和所述第二输入的低通滤波器，其中所述低通滤波器的时间常量是可编程的，其中所述时间常量至少部分地基于所述第一信号线上的串扰噪声的量值和持续时间。6.根据权利要求1所述的设备，其中所述补偿电路另外包括耦合到所述参考信号和所述第二输入的高通滤波器，其中所述高通滤波器的时间常量是可编程的，其中所述时间常量至少部分地基于所述第一信号线上的串扰噪声的量值和持续时间。7.根据权利要求1所述的设备，其中所述差分对电路包括：第一晶体管，其被配置成接收所述第一输入；和第二晶体管，其被配置成接收所述参考输入，其中所述第一晶体管和所述第二晶体管并联耦合于负载装置和第一偏压电流产生器之间；且其中所述补偿电路另外包括：第三晶体管，其被配置成接收所述第二输入，其中所述第三晶体管耦合于所述差分对电路的所述参考侧上所述负载装置与第二偏压电流产生器之间；和第四晶体管，其耦合于所述差分对电路的所述输入侧上的所述负载装置与所述第二电流产生器之间。8.根据权利要求7所述的设备，其中所述补偿电路另外包括耦合于所述第四晶体管的栅极与所述第二输入之间的低通滤波器。9.根据权利要求7所述的设备，其中所述第二偏压电流产生器的电流是可编程的，其中所述电流至少部分地基于所述第一信号线和所述第二信号线之间的电容耦合程度。10.一种设备，其包括：负载装置；差分对电路，其包括与所述负载装置并联耦合的第一晶体管和第二晶体管，其中所述第一晶体管被配置成从第一信号线接收输入信号且所述第二晶体管被配置成接收参考信号，其中所述差分对电路被配置成提供差分信号；和补偿电路，其包括：第三晶体管，其与所述第二晶体管并联耦合且被配置成从第二信号线接收第二输入信
...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：