存储系统技术方案

本申请公开了一种存储系统。该存储系统包括主机和存储设备。主机包括主机处理器和主机存储器缓冲器，其中主机处理器包括控制主机的操作的CPU核和专供CPU核使用的高速缓存。主机存储器缓冲器包括提交队列和完成队列。存储设备通过链路连接到主机，并使用事务层分组(TLP)与主机通信。存储设备包括非易失性存储器件(NVM)和存储设备控制器，其中主机将指示目的地的快速非易失性存储(NVMe)命令写入提交队列，存储设备控制器从NVM读取数据，响应于与目的地相关联的目的地信息直接访问高速缓存，并将读取的数据存储在高速缓存中。并将读取的数据存储在高速缓存中。并将读取的数据存储在高速缓存中。

【技术实现步骤摘要】
存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2022年2月23日向韩国知识产权局提交的编号10
‑
2022
‑
0023367的韩国专利申请的优先权，该申请的主题通过引用全部并入本文。


[0003]本专利技术构思的实施例一般地涉及半导体集成电路，更具体地，涉及能够直接访问主机的处理器高速缓存的存储系统。

技术介绍

[0004]一个或更多个半导体存储器件可用于各种具体化的数据存储设备中。一些数据存储设备包括一个或更多个固态驱动器(SSD)。与包括一个或多个硬盘驱动器(HDD)的设备相比，这种数据存储设备展现设计和/或性能优势。在这方面，包括SSD的数据存储设备不具有移动机械部件，提供了更高的数据访问速度同时具有提高的稳定性和耐久性，和/或需要降低了的总功耗。对于包括SSD的数据存储设备存在许多当代和新兴的应用，例如，个人计算机、膝上型计算机、交通工具(如汽车、卡车、飞机和无人机)、电器、个人数字平台、通信系统节点、医疗设备等。
[0005]本领域技术人员将认识到用于在系统、组件、设备(如输入/输出(I/O)设备、存储器和/或高速缓存)之间传送(例如，发送和/或接收)数据的各种方法或方法论。这些方法的现成示例例如包括直接存储器存取(DMA)、直接高速缓存访问(DCA)和数据直接I/O(DDIO)。

技术实现思路

[0006]本专利技术构思的实施例提供了能够直接且更有效地将主机请求的数据写入中央处理单元(CPU)高速缓存的存储系统。
[0007]根据一些实施例，一种存储系统包括：主机，其中所述主机包括主机处理器和主机存储器缓冲器，所述主机处理器包括控制所述主机的操作的中央处理单元(CPU)核和专供所述CPU核使用的高速缓存，并且所述主机存储器缓冲器包括提交队列和完成队列，以及存储设备，所述存储设备通过链路连接到所述主机，使用事务层分组(TLP)与所述主机通信，并且包括至少一个非易失性存储器件(NVM)和控制所述至少一个NVM的存储设备控制器。所述主机被配置为向所述提交队列写入指示目的地的快速非易失性存储(NVMe)命令，以及所述存储设备控制器被配置为：从所述NVM读取数据，响应于与所述目的地相关联的目的地信息直接访问所述高速缓存，并将所读取的数据存储在所述高速缓存中。
[0008]根据一些实施例，一种存储系统包括：主机，以及，存储设备，所述存储设备通过链路与所述主机连接，其中所述存储设备使用事务层分组(TLP)与主机通信。所述主机包括：主机处理器，所述主机处理器被配置为控制所述主机的操作，所述主机处理器包括中央处理单元(CPU)核和专用于所述CPU核的高速缓存，其中所述高速缓存以高速缓存行为单位进行交换，以及，主机存储器缓冲器，所述主机存储器缓冲器包括提交队列和完成队列。所述
存储设备包括：至少一个非易失性存储器件(NVM)，所述至少一个NVM被配置为存储数据，以及存储设备控制器，所述存储设备控制器被配置为控制所述至少一个NVM的操作，其中，响应于从所述主机接收到的与请求所述高速缓存的部分更新的读取命令相对应的快速非易失性存储(NVMe)命令，所述存储设备控制器被配置为从所述NVM读取相应数据，向所述高速缓存提供所读取的数据中的与要被更新的数据相对应的目标数据，并且向所述主机存储器缓冲器提供所述读取的数据中的除了所述目标数据之外的非目标数据。
[0009]根据一些实施例，一种存储系统包括：主机，以及存储设备，所述存储设备通过快速外围组件互连(PCIe)链路与所述主机连接，其中所述存储设备使用事务层分组(TLP)与所述主机通信。所述主机包括：主机处理器，所述主机处理器被配置为控制所述主机的操作，其中所述主机处理器包括中央处理单元(CPU)核和专用于所述CPU核的高速缓存；主机存储器缓冲器，所述主机存储器缓冲器包括提交队列；以及，根复合体，所述根复合体连接到所述主机处理器和所述主机存储器缓冲器。所述存储设备包括：至少一个非易失性存储器件(NVM)，所述至少一个NVM被配置为存储数据；以及，存储设备控制器，所述存储设备控制器被配置为控制所述NVM，其中，响应于从所述主机接收到的快速非易失性存储(NVMe)命令以及对应于所述高速缓存的与所述NVMe命令相关联的目的地，所述存储设备控制器被配置为：从所述NVM读取数据，通过所述根复合体访问所述高速缓存，并将所读取的数据存储在所述高速缓存中；以及，响应于指示存储在所述高速缓存中的数据的要被更新的高速缓存未命中，或者响应于未存储在所述高速缓存或所述主机存储器缓冲器中的新数据被请求，所述主机处理器被配置为在所述NVMe命令的一部分中设置与所述目的地相关联的目的地信息，并将所述NVMe命令存储在所述提交队列中。
[0010]根据一些实施例，在存储系统中，当存储在CPU高速缓存中的数据要被更新或新数据要被存储在CPU高速缓存中时，存储设备可以将与要更新的数据或新数据相关联的目的地信息包括在TLP中，并且主机可以更新存储在高速缓存中的数据的至少一部分或者通过直接访问所述高速缓存将新数据存储在高速缓存中以增加高速缓存命中率并提高性能。此外，当存储在主机存储器缓冲器中的数据要被更新或新数据要被存储在主机存储器缓冲器中时，存储系统可以对要被更新的数据或新数据进行DMA，以防止存储器带宽的使用的增加和等待时间的增加。
附图说明
[0011]通过考虑以下详细说明和附图，可以更清楚地理解本专利技术构思的优点、好处和特征以及本专利技术构思的制作和使用，在附图中：
[0012]图1是示出根据本专利技术构思的实施例的存储系统的框图；
[0013]图2是在一个示例中进一步示出图1的存储系统中的主机的框图；
[0014]图3是在一个示例中进一步示出图1的存储系统中的存储设备控制器的框图；
[0015]图4是在一个示例中进一步示出图3的存储设备控制器中的命令管理器的框图；
[0016]图5是示出根据本专利技术构思的实施例的包括互连架构的系统的概念图；
[0017]图6和图7分别是示出根据本专利技术构思的实施例的系统的互连架构的概念图；
[0018]图8是示出根据本专利技术构思的实施例的可以在包括在存储系统中的主机与存储设备之间传送的分组的概念图；
[0019]图9和图10分别是示出PCIe请求报头格式的概念图；
[0020]图11是示出TLP中的前缀的概念图；
[0021]图12是列出根据图9或图10的PCIe请求报头格式的格式Fmt字段的编码的TLP的格式的表；
[0022]图13是列出根据图9或图10的PCIe请求报头格式的格式字段和类型字段的编码的TLP的类型的表；
[0023]图14是列出根据图9或图10的PCIe请求报头格式的处理提示的编码的TLP的数据访问模式的表；
[0024]图15是示出存储器写入请求报头中的引导标签字段的位置的概念图；
[0025]图16是示出根据本专利技术构思的实施例的图1的存储系统的操作的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，所述存储系统包括：主机，其中所述主机包括主机处理器和主机存储器缓冲器，所述主机处理器包括控制所述主机的操作的CPU核和专供所述CPU核使用的高速缓存，并且所述主机存储器缓冲器包括提交队列和完成队列，所述CPU即中央处理单元；以及存储设备，所述存储设备通过链路连接到所述主机，使用TLP与所述主机通信，并且包括至少一个NVM和控制所述至少一个NVM的存储设备控制器，所述TLP即事务层分组，所述NVM即非易失性存储器件，其中，所述主机被配置为向所述提交队列写入指示目的地的NVMe命令，所述NVMe命令即快速非易失性存储命令，以及所述存储设备控制器被配置为：从所述NVM读取数据，响应于与所述目的地相关联的目的地信息直接访问所述高速缓存，并将所读取的数据存储在所述高速缓存中。2.根据权利要求1所述的存储系统，其中，所述存储设备控制器还包括：主机接口，所述主机接口连接到所述主机的物理层；命令解析器，所述命令解析器连接到所述主机接口，其中所述命令解析器被配置为通过解析所述命令来生成所述NVMe命令和所述目的地信息；非易失性存储器接口，所述非易失性存储器接口连接到所述命令解析器和所述NVM，其中所述非易失性存储器接口被配置为通过向所述NVM发送所述NVMe命令来从所述NVM读取数据；和DMA引擎，所述DMA引擎被配置为从所述非易失性存储器接口接收所述读取的数据并从所述命令解析器接收所述目的地信息，所述DMA即直接存储器存取，其中，所述主机接口被配置为：从所述DMA引擎接收所述读取的数据和所述目的地信息，响应于所述读取的数据和所述目的地信息生成所述TLP，并通过所述链路向所述主机发送所述TLP。3.根据权利要求2所述的存储系统，其中，所述TLP包括分组报头，并且所述分组报头包括：指示前缀是否存在的格式字段、指示所述TLP的类型的类型字段、指示是否存在TLP处理提示的提示字段和处理提示字段，以及所述主机接口还被配置为使用所述处理提示字段来指示所述目的地信息。4.根据权利要求2所述的存储系统，其中，所述TLP包括分组报头，并且所述分组报头包括：指示前缀是否存在的格式字段、指示所述TLP的类型的类型字段、指示是否存在TLP处理提示的提示字段和处理提示字段，以及所述主机接口还被配置为当所述格式字段指示所述前缀存在时，使用引导标签字段来指示所述目的地信息。5.根据权利要求4所述的存储系统，其中，所述主机接口还被配置为将所述引导标签字段包括在存储器写入请求报头的第一字节到第八字节中的第七字节中。6.根据权利要求1所述的存储系统，其中，所述存储设备控制器还被配置为：通过门铃信令通知从所述主机接收与所述命令相关联的通知，从所述提交队列取出所述命令，执行与取出的所述命令相对应的读取操作，将完成命令写入所述完成队列，并向所述主机发送中断信号。7.根据权利要求6所述的存储系统，其中，所述存储设备控制器还被配置为通过向所述
主机发送存储器读取请求并从所述主机接收所述命令来取出所述命令。8.根据权利要求6所述的存储系统，其中，所述主机还包括连接到所述主机处理器和所述主机存储器缓冲器的根复合体，以及所述根复合体被配置为基于所述TLP中包括的所述目的地信息，向所述高速缓存提供所述读取的数据。9.根据权利要求1所述的存储系统，其中，所述主机处理器被配置为响应于高速缓存未命中或响应于新数据要被存储，在所述NVMe命令的一部分中设置目的地信息，并将所述NVMe命令存储在所述提交队列中，其中所述高速缓存未命中指示存储在所述高速缓存中的数据要被更新，其中所述新数据未被存储在所述高速缓存中或所述主机存储器缓冲器中，所述存储设备控制器还包括命令解析器，所述命令解析器被配置为：通过在取出了所述NVMe命令之后解码所述NVMe命令来提取所述目的地信息，并响应于所述目的地信息将要更新的所述数据或所述新数据存储在所述高速缓存中。10.根据权利要求9所述的存储系统，其中，所述NVMe命令是NVMe读取命令，并且所述存储设备控制器还包括主机接口，所述主机接口被配置为：在所述NVMe读取命令的第一命令双字至第十六命令双字中的第十四命令双字的保留位中设置所述目的地信息，并且在所述TLP的处理提示字段和引导标签字段中设置所述目的地信息。11.一种存储系统，所述存储系统包括：主机；以及存储设备，所述存储设备通过链路与所述主机连接，所述存储设备被配置为使用TLP与所述主机通信，所述TLP即事务层分组，其中，所述主机包括：主机处理器，所述主机处理器被配置为控制所述主机的操作，所述主机处理器包括CPU核和专用于所述CPU核的高速缓存，其中所述高速缓存以高速缓存行为单位进行交换，所述CPU即中央处理单元；以及主机存储器缓冲器，所述主机存储器缓冲器包括提交队列和完成队列，所...

【专利技术属性】
技术研发人员：崔赫埈，李正浩，刘永健，郑园燮，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：