半导体器件及其形成方法技术

根据本发明专利技术的实施例的半导体器件包括位于第一介电层中的第一导电部件和第二导电部件、位于第一介电层上方的缓冲层、位于缓冲层上方的第二介电层、延伸穿过缓冲层和第二介电层的第一底部通孔、延伸穿过缓冲层和第二介电层的第二底部通孔、设置在第一底部通孔上的第一底部电极、设置在第二底部通孔上的第二底部电极、位于第一底部电极上方的第一磁隧道结(MTJ)堆叠件、以及位于第二底部电极上方的第二MTJ堆叠件。第一MTJ堆叠件和第二MTJ堆叠件具有相同的厚度。第一MTJ堆叠件具有第一宽度并且第二MTJ堆叠件具有大于第一宽度的第二宽度。本发明专利技术的实施例还提供了形成半导体器件的方法。方法。方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]半导体集成电路(IC)工业经历了指数级增长。IC材料和设计的技术进步产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展过程中，功能密度(即每芯片面积互连器件的数量)普遍增加，而几何尺寸(即可以使用制造工艺创建的最小组件(或线))减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造IC的复杂性。
[0003]现代电子器件包含易失性或非易失性电子存储器来存储数据。易失性存储器在通电时存储数据，而非易失性存储器在断电时能够保留存储的数据。磁阻式随机存取存储器(MRAM)是下一代非易失性存储器技术的一个有希望的候选者。MRAM器件可以进行不同的配置以满足不同的设计要求。当在单个芯片中集成和制造不同的MRAM器件时，不同的配置可能会带来挑战。因此，虽然现有的MRAM集成方案通常足以满足其预期目的，但它们并非在所有方面都是令人满意。

技术实现思路

[0004]本专利技术的一些实施例提供了一种半导体器件，半导体器件包括：第一导电部件和第二导电部件，设置在第一介电层中；缓冲层，设置在第一介电层上方；第二介电层，设置在缓冲层上方；第一底部通孔，沿着第一方向延伸穿过缓冲层和第二介电层以耦接第一导电部件；第二底部通孔，沿着第一方向延伸穿过缓冲层和第二介电层以耦接第二导电部件；第一底部电极，设置在第一底部通孔上；第二底部电极，设置在第二底部通孔上；第一磁隧道结(MTJ)堆叠件，位于第一底部电极上方；以及第二磁隧道结堆叠件，位于第二底部电极上方，其中，第一磁隧道结堆叠件和第二磁隧道结堆叠件沿着第一方向具有相同的厚度，其中，第一磁隧道结堆叠件沿着垂直于第一方向的第二方向具有第一宽度，并且第二磁隧道结堆叠件沿着第二方向具有第二宽度，其中，第二宽度大于第一宽度。
[0005]本专利技术的另一些实施例提供了一种半导体器件，该半导体器件包括：第一存储器结构，包括：第一底部电极，第一顶部电极，位于第一底部电极上方，以及第一磁隧道结(MTJ)堆叠件，沿着第一方向夹在第一底部电极和第一顶部电极之间；以及第二存储器结构，包括：第二底部电极，第二顶部电极，位于第二底部电极上方，以及第二磁隧道结堆叠件，沿着第一方向夹在第二底部电极和第二顶部电极之间，其中，第一磁隧道结堆叠件沿着垂直于第一方向的第二方向具有第一宽度，并且第二磁隧道结堆叠件沿着第二方向具有第二宽度，其中，第二宽度大于第一宽度。
[0006]本专利技术的又一些实施例提供了一种形成半导体器件的方法，该方法包括：接收工件，工件包括：第一导电部件和第二导电部件，设置在第一介电层中，第二介电层，位于第一介电层上方，第一底部通孔，沿着第一方向延伸穿过第二介电层以耦接到第一导电部件，以
及第二底部通孔，沿着第一方向延伸穿过第二介电层以耦接到第二导电部件；在第一底部通孔、第二底部通孔和第二介电层上方沉积底部电极层；在底部电极层上方沉积磁隧道结(MTJ)堆叠件；在磁隧道结堆叠件上方沉积顶部电极层；在顶部电极层上方沉积硬掩模层；图案化硬掩模层以在第一底部通孔正上方形成第一硬掩模图案并且在第二底部通孔正上方形成第二硬掩模图案；以及使用第一硬掩模图案和第二硬掩模图案作为蚀刻掩模来蚀刻顶部电极层、磁隧道结堆叠件和底部电极层，以在第一底部通孔正上方形成第一存储器结构并且在第二底部通孔正上方形成第二存储器结构，其中，第一硬掩模图案包括沿着垂直于第一方向的第二方向的第一宽度，并且第二硬掩模图案包括沿着第二方向的第二宽度，其中，第二宽度大于第一宽度。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1示出了根据本专利技术的一个或多个方面的用于形成具有不同存储器结构的半导体结构的方法的流程图。
[0009]图2至图8示出了根据本专利技术的一个或多个方面的在根据图1的方法的制造工艺期间的工件的局部截面图。
[0010]图9是根据本专利技术的一个或多个方面的在单个集成电路(IC)器件的不同区域中实施的不同存储器结构的示意图。
[0011]图10示出了根据本专利技术的一个或多个方面的用于形成具有不同存储器结构的半导体结构的方法的流程图。
[0012]图11至图17示出了根据本专利技术的一个或多个方面的在根据图1的方法的制造工艺期间的工件的局部截面图。
[0013]图18是根据本专利技术的一个或多个方面的在单个集成电路(IC)器件的不同区域中实施的不同存储器结构的示意图。
具体实施方式
[0014]以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]而且，为了便于描述，在此可以使用诸如“在
…
下面”、“在
…
之下”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对
描述符可以同样地作出相应的解释。
[0016]此外，当用“约”、“近似”等描述数值或数值范围时，该术语旨在涵盖在合理范围内的数值，该合理范围考虑了由本领域的普通技术人员所理解的在制造期间固有地出现的变化。例如，基于与制造具有与该数值相关的特性的部件相关的已知制造公差，数值或数值范围涵盖包括所描述数值的合理范围，诸如在所描述数值的+/
‑
10％内。例如，具有“约5nm”厚度的材料层可以涵盖从4.25nm到5.75nm的尺寸范围，其中与沉积材料层相关的制造公差由本领域普通技术人员已知为+/
‑
15％。更进一步，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]磁阻式随机存取存储器(MRAM)器件的位单元包括垂直布置在两个电极之间的磁隧道结(MTJ)堆叠件，该两个电极通常为底部电极和顶部电极。MTJ堆叠件包括通过隧道阻挡层与自由层分隔开的钉扎层。钉扎层的磁取向是静态的(即固定的)，而自由层的磁取向能够在相对于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一导电部件和第二导电部件，设置在第一介电层中；缓冲层，设置在所述第一介电层上方；第二介电层，设置在所述缓冲层上方；第一底部通孔，沿着第一方向延伸穿过所述缓冲层和所述第二介电层以耦接所述第一导电部件；第二底部通孔，沿着所述第一方向延伸穿过所述缓冲层和所述第二介电层以耦接所述第二导电部件；第一底部电极，设置在所述第一底部通孔上；第二底部电极，设置在所述第二底部通孔上；第一磁隧道结(MTJ)堆叠件，位于所述第一底部电极上方；以及第二磁隧道结堆叠件，位于所述第二底部电极上方，其中，所述第一磁隧道结堆叠件和所述第二磁隧道结堆叠件沿着所述第一方向具有相同的厚度，其中，所述第一磁隧道结堆叠件沿着垂直于所述第一方向的第二方向具有第一宽度，并且所述第二磁隧道结堆叠件沿着所述第二方向具有第二宽度，其中，所述第二宽度大于所述第一宽度。2.根据权利要求1所述的半导体器件，其中，所述第一磁隧道结堆叠件包括：钉扎层，位于所述第一底部电极上方；隧道阻挡层，位于所述钉扎层上方；以及自由层，位于所述隧道阻挡层上方。3.根据权利要求2所述的半导体器件，其中，所述钉扎层包括钴、铁、硼或铂，其中，所述隧道阻挡层包括氧化镁，其中，所述自由层包括钴、铁或硼。4.根据权利要求2所述的半导体器件，其中，所述第一磁隧道结堆叠件还包括：维护层，位于所述自由层上方；以及覆盖层，位于所述维护层上方。5.根据权利要求4所述的半导体器件，其中，所述维护层包括氧化镁，其中，所述覆盖层包括钼或钌。6.根据权利要求1所述的半导体器件，其中，所述第一宽度在约20nm至约55nm之间，其中，所述第二宽度在约75nm至约100nm之间。7.根据权利要求1所述的半导体器件，其中，所述缓冲层包括碳化硅。8.根据权利要求1所述的半导体器件，其中，所述第一介电层包...

【专利技术属性】
技术研发人员：王郁仁，黄胜煌，庄学理，王宏烵，王清煌，黄国峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：