一种半导体结构及其制备方法技术

本公开的实施例提供一种半导体结构及其制备方法，所述制备方法包括：提供衬底，在衬底的第二表面上依次形成第二介质层、第一缓冲层、复合层；形成凹槽和第一保护层；刻蚀位于凹槽底部的第一保护层以及部分第一介质层，形成至少一个第一开口；并且，同步刻蚀第一保护层、复合层至第一缓冲层，形成预设开口；预设开口和凹槽相间隔。本公开提供的半导体结构制备方法通过与第一开口同步刻蚀形成的预设开口，简化了半导体结构的制备工艺，节省光罩，降低了工艺成本。工艺成本。工艺成本。

【技术实现步骤摘要】
一种半导体结构及其制备方法


[0001]本公开涉及半导体
，尤其涉及一种半导体结构及其制备方法。

技术介绍

[0002]图像传感器，是能够感受光学图像信息并将其转换成可输出信号的传感器。图像传感器包括CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）图像传感器，其中CMOS图像传感器基于互补型金属氧化物半导体技术而制造。按照接收光线的位置的不同，CMOS图像传感器可以分为前照式CMOS图像传感器和背照式（Backside Illuminated，简称BSI）CMOS图像传感器。其中，相比于前照式CMOS图像传感器，背照式CMOS图像传感器的元件内部结构进行了改变，也即，将感光层的元件入射光路调转方向，让光线能从背面直射进去，提高了光线接收的效能。
[0003]目前，随着背照式CMOS图像传感器的像素密度逐渐增大、像素尺寸的不断缩小，以及背照式CMOS图像传感器的不断小型化，导致背照式CMOS图像传感器的制备工艺的复杂性及难度增加。

技术实现思路

[0004]本公开的实施例提供一种半导体结构及其制备方法，旨在简化半导体结构的制备工艺，提高半导体结构的生产效率。
[0005]为达到上述目的，本公开的实施例采用如下技术方案：一方面，提供一种图像传感器的制备方法。所述制备方法包括：提供衬底，在所述衬底的第一表面上形成第一介质层，所述第一介质层内部形成有互连金属层，在所述衬底的第二表面上依次形成第二介质层、第一缓冲层、复合层，所述第一表面与所述第二表面相对设置；形成凹槽，所述凹槽至少依次贯穿所述复合层、所述第一缓冲层、所述第二介质层和所述衬底；形成第一保护层，所述第一保护层覆盖所述复合层，以及覆盖所述凹槽的侧壁和底壁；刻蚀位于所述凹槽底部的所述第一保护层以及部分所述第一介质层，并停止于所述互连金属层的上表面，形成至少一个第一开口；并且，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成至少一个预设开口；所述预设开口和所述凹槽相间隔。
[0006]本公开的一些实施例所提供的图像传感器的制备方法，通过在形成用于打开互连金属层的第一开口的过程中，同步形成预设开口，以对接地孔进行预开孔处理，可以在后续的工艺制程中，基于预设开口直接刻蚀半导体结构的相关膜层（第一缓冲层和第二介质层），而无需采用光刻工艺对第一缓冲层、第二介质层进行刻蚀，这样可以节省一道光罩及相关制程工艺，简化了图像传感器的制备工艺，降低了图像传感器的工艺成本和时间成本（或流片周期），提高了图像传感器的生产效率。而且，由于节省了一道光罩及相关制程工艺，本公开实施例可以减少对相关机台的占用。
[0007]在一些实施例中，在形成预设开口之后，本公开的一些实施例所提供的半导体结构的制备方法还包括：在所述凹槽内形成焊盘，所述焊盘通过所述第一开口与所述互连金
属层相接触；形成第二保护层，所述第二保护层至少填充所述凹槽，并覆盖所述焊盘；经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底。
[0008]在一些实施例中，所述复合层包括沿远离所述衬底的方向依次层叠的刻蚀阻挡层和第二缓冲层，所述第二保护层还覆盖所述第一保护层并填充在所述预设开口内。所述经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底，包括：去除位于所述刻蚀阻挡层上的所述第二缓冲层、所述第一保护层和所述第二保护层，并同步去除位于所述预设开口内的部分所述第二保护层；以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口；所述第二开口在所述衬底上的正投影，与所述预设开口在所述衬底上的正投影至少部分重叠；经由所述第二开口，刻蚀所述第二介质层至所述衬底。
[0009]在一些实施例中，所述以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口，包括：在刻蚀工艺第一阶段，以所述刻蚀阻挡层为掩膜，经由所述预设开口，对所述第一缓冲层进行刻蚀，并停止于所述第一缓冲层内部；在刻蚀工艺第二阶段，经由所述预设开口，继续刻蚀所述第一缓冲层至所述第二介质层，在所述第一缓冲层形成所述第二开口，并同步去除所述刻蚀阻挡层。
[0010]在一些实施例中，在所述刻蚀工艺第一阶段中，所述第一缓冲层的刻蚀速率，大于所述刻蚀阻挡层的刻蚀速率。
[0011]在一些实施例中，在所述刻蚀工艺第二阶段中，所述第一缓冲层的刻蚀速率，等于所述刻蚀阻挡层的刻蚀速率。
[0012]在一些实施例中，所述第一缓冲层的材料、所述第二缓冲层的材料、所述第二保护层的材料相同，且与所述刻蚀阻挡层的材料不同。
[0013]在一些实施例中，在同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成预设开口之后，所述预设开口的底壁位于所述第一缓冲层的表面或所述第一缓冲层的内部。
[0014]在一些实施例中，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成的所述预设开口的深度大于所述第一开口的深度。
[0015]在一些实施例中，所述形成所述第二保护层，包括：形成保护薄膜，所述保护薄膜填充所述凹槽及所述预设开口，并覆盖所述第一保护层；对所述保护薄膜对应所述凹槽之外的部分进行减薄。
[0016]另一方面，提供一种半导体结构，所述半导体结构采用如上述任一种半导体结构的制备方法制作而成。
[0017]可以理解地，本公开的上述实施例提供的半导体结构，其所能达到的有益效果可参考上文中图像传感器的制备方法的有益效果，此处不再赘述。
附图说明
[0018]为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流
程等的限制。
[0019]图1为根据一些实施例的一种电子设备的结构图；图2为根据一些实施例的一种半导体结构的俯视图；图3为图2所示的半导体结构沿CC向的一种剖面图；图4为根据一些实施例的一种半导体结构的局部结构图；图5为一种可能的实现方式中的一种半导体结构制备步骤对应的结构图；图6为一种可能的实现方式中的另一种半导体结构制备步骤对应的结构图；图7为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；图8为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；图9为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；图10为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；图11为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；图12为根据一些实施例的一种半导体结构制备方法的流程图；图13为根据一些实施例的另一种半导体结构制备步骤对应的结构图；图14为根据一些实施例的又一种半导体结构制备步骤对应的结构图；图15为根据一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，所述制备方法包括：提供衬底，在所述衬底的第一表面上形成第一介质层，所述第一介质层内部形成有互连金属层，在所述衬底的第二表面上依次形成第二介质层、第一缓冲层、复合层，所述第一表面与所述第二表面相对设置；形成凹槽，所述凹槽至少依次贯穿所述复合层、所述第一缓冲层、所述第二介质层和所述衬底；形成第一保护层，所述第一保护层覆盖所述复合层，以及覆盖所述凹槽的侧壁和底壁；刻蚀位于所述凹槽底部的所述第一保护层以及部分所述第一介质层，并停止于所述互连金属层的上表面，形成至少一个第一开口；并且，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成至少一个预设开口；所述预设开口和所述凹槽相间隔。2.根据权利要求1所述的制备方法，其特征在于，在形成所述预设开口之后，所述制备方法还包括：在所述凹槽内形成焊盘，所述焊盘通过所述第一开口与所述互连金属层相接触；形成第二保护层，所述第二保护层至少填充所述凹槽，并覆盖所述焊盘；经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底。3.根据权利要求2所述的制备方法，其特征在于，所述复合层包括沿远离所述衬底的方向依次层叠的刻蚀阻挡层和第二缓冲层，所述第二保护层还覆盖所述第一保护层并填充在所述预设开口内；所述经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底，包括：去除位于所述刻蚀阻挡层上的所述第二缓冲层、所述第一保护层和所述第二保护层，并同步去除位于所述预设开口内的部分所述第二保护层；以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口；所述第二开口在所述衬底上的正投影，与所述预设开口在所述衬底上的正投影至少部分重叠；经由所述第二开口，刻蚀所述第二介质层至...

【专利技术属性】
技术研发人员：苏伦，
申请(专利权)人：武汉楚兴技术有限公司，
类型：发明
国别省市：