半导体装置及其制造方法制造方法及图纸

得到半导体装置，其抑制工艺成本的增加，具有包含电阻性场板的高耐压构造。电阻性场板(6)以从外侧的主电极(4)逐渐接近内侧的主电极(3)的方式，在俯视观察时配置为螺旋状。多个浮置层(8)在俯视观察时以高电位区域(1)为中心朝向低电位区域(2)配置为放射状。电阻性场板(6)隔着层间绝缘膜(10)设置于多个浮置层(8)之上，因此具有反映了多个浮置层(8)各自的膜厚的浮置台阶(S8)。即，电阻性场板(6)是以沿环绕方向重复产生浮置台阶(S8)的方式设置的。环绕方向重复产生浮置台阶(S8)的方式设置的。环绕方向重复产生浮置台阶(S8)的方式设置的。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及具有在半导体基板之上形成的电阻性场板的高耐压构造的半导体装置及其制造方法。

技术介绍

[0002]对于高耐压IC等高耐压构造的半导体装置，多数具有使用了电容性场板、电阻性场板的高耐压构造。作为具有使用了电阻性场板的高耐压构造的半导体装置，例如具有专利文献1所公开的半导体装置。
[0003]专利文献1所公开的半导体装置通过在设置于电阻性场板之下的绝缘膜形成凹凸形状，从而使电阻性场板的电阻值升高，降低耐压保持时流动的泄漏电流及耗电量。
[0004]专利文献1：日本特开2016
‑
042542号公报
[0005]专利文献1所公开的现有的高耐压构造的半导体装置通过在绝缘膜形成凹凸形状，从而使形成为绝缘膜状的电阻性场板的电阻值增加。为了执行用于对具有凹凸形状的绝缘膜进行制造的局部氧化处理、蚀刻处理，需要追加的掩模、加工工序，因此存在半导体装置的工艺成本增加的问题。

技术实现思路

[0006]本专利技术就是为了解决上述问题而提出的，其目的在于，得到半导体装置，该半导体装置抑制工艺成本的增加，具有包含电阻性场板的高耐压构造。
[0007]本专利技术涉及的半导体装置的第1方式为具有在半导体基板之上设置的高电位区域及低电位区域的半导体装置，其中，所述低电位区域以将所述高电位区域包围的方式与所述高电位区域分离地设置，该半导体装置具有：第1主电极，其设置为与所述高电位区域电连接；第2主电极，其设置为与所述低电位区域电连接；以及电极间连接部，其设置于所述第1主电极及第2主电极间的高耐压分离区域，将所述第1主电极和所述第2主电极电连接，所述电极间连接部包含电阻性场板，该电阻性场板以将所述高电位区域包围的方式在俯视观察时设置为螺旋状，所述半导体装置在所述高耐压分离区域还具有在所述电阻性场板的下方隔着绝缘膜设置的具有导电性的浮置层，所述浮置层、所述第1主电极及所述第2主电极彼此设置于相同的形成层，所述电阻性场板具有反映了所述浮置层的膜厚的浮置台阶。
[0008]本专利技术涉及的半导体装置的第2方式为具有在半导体基板之上设置的高电位区域及低电位区域的半导体装置，其中，所述低电位区域以将所述高电位区域包围的方式与所述高电位区域分离地设置，该半导体装置具有：第1主电极，其设置为与所述高电位区域电连接；第2主电极，其设置为与所述低电位区域电连接；以及电极间连接部，其设置于所述第1主电极及第2主电极间的高耐压分离区域，将所述第1主电极和所述第2主电极电连接，所述电极间连接部包含：多个薄膜电阻体，它们彼此分离地设置；以及至少一个高电阻连接部件，其各自以层叠构造设置，所述至少一个高电阻连接部件各自将所述多个薄膜电阻体中的处于相邻关系的一对薄膜电阻体间电连接，包含所述多个薄膜电阻体和所述至少一个高
电阻连接部件的主要配线区域在俯视观察时以将所述高电位区域包围的方式设置为螺旋状。
[0009]专利技术的效果
[0010]在本专利技术的半导体装置的第1方式中，电阻性场板具有反映了浮置层的膜厚的浮置台阶，相应地，形成长度变长而电阻值增加。
[0011]并且，具有导电性的浮置层与第1及第2主电极设置于相同的形成层，因此能够在制造第1及第2主电极时同时制造出浮置层，相应地，能够抑制制造工艺所需要的工艺成本的增加。
[0012]其结果，本专利技术的半导体装置的第1方式抑制工艺成本的增加，并且，实现电阻性场板的电阻值的增大，由此在使用了电阻性场板的耐压构造中，能够实现在第1主电极和第2主电极之间流动的泄漏电流的降低。
[0013]在本专利技术的半导体装置的第2方式中，通过高电阻连接部件将多个薄膜电阻体中的处于相邻关系的一对薄膜电阻体间电连接。因此，通过将至少一个高电阻连接部件各自的电阻值设得高，能够使主要配线区域的电阻值增加。
[0014]其结果，本专利技术的半导体装置的第2方式实现主要配线区域的电阻值的增大，由此在使用了多个薄膜电阻体的耐压构造中，能够实现在第1主电极和第2主电极之间流动的泄漏电流的降低。
[0015]并且，本专利技术的半导体装置的第2方式在增加主要配线区域的电阻值时，没有使用主要配线区域之外的结构部件，相应地，能够抑制制造工艺所需要的成本的增加。
附图说明
[0016]图1是表示作为实施方式1的高耐压半导体装置的上表面构造的说明图。
[0017]图2是表示图1的A
‑
A剖面构造的剖视图。
[0018]图3是表示图1的B
‑
B剖面构造的剖视图。
[0019]图4是表示实施方式1的变形例的上表面构造的说明图。
[0020]图5是表示图4的A2
‑
A2剖面构造的剖视图。
[0021]图6是表示作为实施方式2的高耐压半导体装置的上表面构造的说明图。
[0022]图7是表示图6的C
‑
C剖面构造的剖视图。
[0023]图8是表示图6的D
‑
D剖面构造的剖视图。
[0024]图9是表示作为实施方式3的高耐压半导体装置的上表面构造的说明图。
[0025]图10是表示图9的E
‑
E剖面构造的剖视图。
[0026]图11是表示图9的F
‑
F剖面构造的剖视图。
[0027]图12是表示实施方式3的变形例的上表面构造的说明图。
[0028]图13是表示作为实施方式4的高耐压半导体装置的上表面构造的说明图。
[0029]图14是表示图13的G
‑
G剖面构造的剖视图。
[0030]图15是表示图13的H
‑
H剖面构造的剖视图。
[0031]图16是表示实施方式4的变形例的剖面构造的剖视图。
具体实施方式
[0032]<实施方式1>
[0033]图1是表示本专利技术的实施方式1的半导体装置即高耐压半导体装置51的上表面构造的说明图。实施方式1的高耐压半导体装置51作为对IGBT(Insulated Gate Bipolar Transistor)、功率MOSFET等功率器件进行驱动、控制的HVIC(High Voltage Integrated Circuit)芯片起作用。在图1中示意性地示出高电位区域1及低电位区域2和将这些区域1、2之间分割开的高耐压分离区域WS。
[0034]另外，图2是表示图1的A
‑
A剖面构造的剖视图，图3是表示图1的B
‑
B剖面构造的剖视图。图1～图3各自记载有XYZ正交坐标系。
[0035]如图1～图3所示，实施方式1的半导体装置即高耐压半导体装置51具有在作为半导体基板的P
‑
型硅基板19之上设置的高电位区域1及低电位区域2。如图1～图3所示，高电位区域1设置于P
‑
型硅基板19之上的内侧，低电位区域2以在俯视观本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其具有在半导体基板之上设置的高电位区域及低电位区域，其中，所述低电位区域以将所述高电位区域包围的方式与所述高电位区域分离地设置，该半导体装置具有：第1主电极，其设置为与所述高电位区域电连接；第2主电极，其设置为与所述低电位区域电连接；以及电极间连接部，其设置于所述第1主电极及第2主电极间的高耐压分离区域，将所述第1主电极和所述第2主电极电连接，所述电极间连接部包含电阻性场板，该电阻性场板以将所述高电位区域包围的方式在俯视观察时设置为螺旋状，所述半导体装置在所述高耐压分离区域还具有在所述电阻性场板的下方隔着绝缘膜设置的具有导电性的浮置层，所述浮置层、所述第1主电极及所述第2主电极彼此设置于相同的形成层，所述电阻性场板具有反映了所述浮置层的膜厚的浮置台阶。2.根据权利要求1所述的半导体装置，其中，具有：第1MOSFET，其设置于所述高电位区域；以及第2MOSFET，其设置于所述低电位区域，所述浮置层、所述第1MOSFET的栅极电极及所述第2MOSFET的栅极电极彼此设置于相同的形成层。3.根据权利要求1或2所述的半导体装置，其中，所述浮置层的膜厚大于或等于100nm。4.根据权利要求1至3中任一项所述的半导体装置，其中，所述电阻性场板具有在俯视观察时将所述高电位区域环绕多圈地设置的多个环绕板区域，所述浮置层包含多个浮置层，所述多个浮置层在俯视观察时以所述高电位区域为中心配置为放射状，所述多个浮置层各自设置于所述多个环绕板区域的下方。5.根据权利要求1至3中任一项所述的半导体装置，其中，所述电阻性场板具有在俯视观察时将所述高电位区域环绕多圈地设置的多个环绕板区域，所述浮置层包含彼此分离的多个分割浮置层，所述多个分割浮置层各自设置于所述多个环绕板区域中的一个环绕板区域的下方。6.一种半导体装置，其具有在半导体基板之上设置的高电位区域及低电位区域，其中，所述低电位区域以将所述高电位区域包围的方式与所述高电位区域分离地设置，该半导体装置具有：第1主电极，其设置为与所述高电位区域电连接；第2主电极，其设置为与所述低电位区域电连接；以及电极间连接部，其设置于所述第1主电极及第2主电极间的高耐压分离区域，将所述第1
主电极和所述第2主电极电连接，所述电极间连接部包含：多个薄膜电阻体，它们彼此分离地设置；以及至少一个高电阻连接部件，其各自以层叠构造设置，所述至少一个高电阻连接部件各自将所述多个薄膜电阻体中的处于相邻关系的一对薄膜电阻体间电连接，包含所述多个薄膜...

【专利技术属性】
技术研发人员：蔀拓一郎，吉野学，今坂俊博，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：