芯片内自检装置、方法、电子设备及存储介质制造方法及图纸

本发明专利技术提供一种芯片内自检装置、方法、电子设备及存储介质，涉及数据处理技术领域，包括：时钟信号模块、选择器和自检电路，选择器分别与时钟信号模块和自检电路通信连接；其中，时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将内部时钟信号和外部时钟信号传输到选择器；其中，选择器用于控制内部时钟信号和外部时钟信号交替输入到自检电路；其中，自检电路用于对交替输入的内部时钟信号和外部时钟信号进行自检分析，得到检测结果。在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测。准确的对外部时钟信号进行时钟频率检测。准确的对外部时钟信号进行时钟频率检测。

【技术实现步骤摘要】
芯片内自检装置、方法、电子设备及存储介质


[0001]本专利技术涉及数据处理
，尤其涉及一种芯片内自检装置、方法、电子设备及存储介质。

技术介绍

[0002]芯片关键参数包括频率、电压、电流、温度等，其中大部分芯片设计中采用内置温度传感器方式实现了温度的自检；但是针对频率参数，特别是时钟频率参数，通常都是通过外部其他处理器共同来实现检测。
[0003]但是，随着对于芯片安全性和可靠性的要求日益提高，通过外部其它处理器来进行时钟频率的检测可能存在可靠性和安全性问题。

技术实现思路

[0004]本专利技术提供一种芯片内自检装置、方法、电子设备及存储介质，用以解决现有技术中通过外部其它处理器来进行时钟频率的检测可能存在可靠性和安全性问题的缺陷。
[0005]本专利技术提供一种芯片内自检装置，包括：时钟信号模块、选择器和自检电路，所述选择器分别与所述时钟信号模块和所述自检电路通信连接；其中，所述时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将所述内部时钟信号和所述外部时钟信号传输到所述选择器；其中，所述选择器用于控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路；其中，所述自检电路用于对交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
[0006]根据本专利技术提供的一种芯片内自检装置，所述装置还包括：第一接口，所述第一接口与所述选择器通信连接；其中，所述第一接口用于将时钟接入周期写入所述选择器，所述时钟接入周期用于为所述选择器配置所述内部时钟信号和所述外部时钟信号交替接入所述自检电路的周期。
[0007]根据本专利技术提供的一种芯片内自检装置，所述选择器，具体用于：在一个所述时钟接入周期内，将M个内部时钟信号传输到所述自检电路中进行检测分析后，将N个外部时钟信号传输到所述自检电路中进行检测分析，其中，M与N均为与所述时钟接入周期关联的正整数。
[0008]根据本专利技术提供的一种芯片内自检装置，所述自检电路，具体用于：在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果不一致的情况下，得到所述检测结果为自检电路故障；其中，所述第一时钟频率自检结果是所述自检电路对所述内部时钟信号进行时钟频率自检分析得到的；
或，在检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误；其中，所述第二时钟频率自检结果是所述自检电路对所述外部时钟信号进行时钟频率自检分析得到的。
[0009]根据本专利技术提供的一种芯片内自检装置，所述装置还包括：第二接口，所述第二接口与所述自检电路通信连接；其中，所述第二接口用于在接收到所述自检电路故障的情况下，输出自检电路故障预警，或在接收到所述外部时钟信号错误的情况下，输出外部时钟信号错误预警。
[0010]根据本专利技术提供的一种芯片内自检装置，所述时钟信号模块，具体包括：第一时钟信号模块和第二时钟信号模块，所述第一时钟信号模块和第二时钟信号模块分别与所述选择器通信连接；其中，所述第一时钟信号模块用于接收并传输所述外部时钟信号；其中，所述第二时钟信号模块为内部高速振荡器，用于生成所述内部时钟信号，其中，所述第二时钟信号模块设置于所述装置的内部。
[0011]根据本专利技术提供的一种芯片内自检装置，所述第一时钟信号模块，具体包括：外部高速时钟模块和倍频模块，所述倍频模块分别与所述外部高速时钟模块和所述自检电路通信连接；其中，所述外部高速时钟模块用于生成外部时钟信号，所述倍频模块用于将所述外部时钟信号进行倍频处理后传输至所述选择器。
[0012]根据本专利技术提供的一种芯片内自检装置，所述装置还包括：内部寄存器，所述内部寄存器与所述自检电路通信连接；其中，所述内部寄存器用于存储所述检测结果。
[0013]本专利技术还提供一种基于上述芯片内自检装置的芯片内自检方法，包括：所述选择器按照时钟接入周期，控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路，其中，所述内部时钟信号用于检测所述自检电路的状态，所述内部时钟信号由设置在所述装置内部的第一时钟信号模块生成；所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。
[0014]根据本专利技术提供的一种芯片内自检方法，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：所述自检电路对所述内部时钟信号进行时钟频率自检分析，得到第一时钟频率自检结果；在所述第一时钟频率自检结果与所述内部时钟信号的时钟频率不一致的情况下，得到所述检测结果为自检电路故障。
[0015]根据本专利技术提供的一种芯片内自检方法，所述自检电路会根据交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果，具体包括：所述自检电路对所述外部时钟信号进行时钟频率自检分析，得到第二时钟频率自检结果；在所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到
所述检测结果为外部时钟信号错误。
[0016]本专利技术还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述芯片内自检方法。
[0017]本专利技术还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述芯片内自检方法。
[0018]本专利技术还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述芯片内自检方法。
[0019]本专利技术提供的芯片内自检装置、方法、电子设备及存储介质，通过时钟信号模块，可以在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，然后通过将内部时钟信号和外部时钟信号交替输入到自检电路，能够在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测，有效保证时钟频率检测的准确性，整个检测过程无需外部设备来进行辅助，通过芯片内部的芯片内自检装置既可以完成时钟信号频率的检测，有效保证了检测的安全性和可靠性。
附图说明
[0020]为了更清楚地说明本专利技术或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本申请实施例提供的芯片内自检装置结构示意图；图2为本申请实施例提供的芯片内自检方法流程示意图；图3为本专利技术提供的电子设备的结构示意图。
具体实施方式
[0022]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术中的附图，对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片内自检装置，其特征在于，包括：时钟信号模块、选择器和自检电路，所述选择器分别与所述时钟信号模块和所述自检电路通信连接；其中，所述时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将所述内部时钟信号和所述外部时钟信号传输到所述选择器；其中，所述选择器用于控制所述内部时钟信号和所述外部时钟信号交替输入到所述自检电路；其中，所述自检电路用于对交替输入的所述内部时钟信号和所述外部时钟信号进行自检分析，得到检测结果。2.根据权利要求1所述的芯片内自检装置，其特征在于，所述装置还包括：第一接口，所述第一接口与所述选择器通信连接；其中，所述第一接口用于将时钟接入周期写入所述选择器，所述时钟接入周期用于为所述选择器配置所述内部时钟信号和所述外部时钟信号交替接入所述自检电路的周期。3.根据权利要求2所述的芯片内自检装置，其特征在于，所述选择器，具体用于：在一个所述时钟接入周期内，将M个内部时钟信号传输到所述自检电路中进行检测分析后，将N个外部时钟信号传输到所述自检电路中进行检测分析，其中，M与N均为与所述时钟接入周期关联的正整数。4.根据权利要求1所述的芯片内自检装置，其特征在于，所述自检电路，具体用于：在检测到所述内部时钟信号的时钟频率与第一时钟频率自检结果不一致的情况下，得到所述检测结果为自检电路故障；其中，所述第一时钟频率自检结果是所述自检电路对所述内部时钟信号进行时钟频率自检分析得到的；或，在检测到所述外部时钟信号的时钟频率与第二时钟频率自检结果不一致的情况下，得到所述检测结果为外部时钟信号错误；其中，所述第二时钟频率自检结果是所述自检电路对所述外部时钟信号进行时钟频率自检分析得到的。5.根据权利要求4所述的芯片内自检装置，其特征在于，所述装置还包括：第二接口，所述第二接口与所述自检电路通信连接；其中，所述第二接口用于在接收到所述自检电路故障的情况下，输出自检电路故障预警，或在接收到所述外部时钟信号错误的情况下，输出外部时钟信号错误预警。6.根据权利要求1所述的芯片内自检装置，其特征在于，所述时钟信号模块，具体包括：第一时钟信号模块和第二时钟信号模块，所述第一时钟信号模块和第二时钟信号模块分别与所述选择器通信连接；其中，所述第一时钟信号模块用于接收并传输所述外部时钟信号；其中，所述第二时钟信号模块为内部高速振...

【专利技术属性】
技术研发人员：吴正中，张辉，唐才荣，刘强，邓能文，张祥彬，王晓东，
申请(专利权)人：北京城建智控科技股份有限公司，
类型：发明
国别省市：