Package内部走线通道S参数获取方法、装置、设备及存储介质制造方法及图纸

本发明专利技术公开了一种Package内部走线通道S参数获取方法、装置、设备及存储介质，包括：对于Package的同一层：获取封装Bump区域和Solder Ball区域的S参数模型；通过Q2D获取纯走线区域的Q2D走线模型；根据封装Bump区域的S参数模型、SolderBall区域的S参数模型以及Q2D截面模型，级联获取Package内部所有走线通道的S参数。本发明专利技术可以快速解决整个Package所有走线通道S参数模型抽取问题，同时保证得到的S参数和全波三维软件一次性抽取准确性完全一样，提高工程应用的准确性和效率。提高工程应用的准确性和效率。提高工程应用的准确性和效率。

【技术实现步骤摘要】
Package内部走线通道S参数获取方法、装置、设备及存储介质


[0001]本专利技术属于芯片
，具体涉及一种Package内部走线通道S参数获取方法、装置、设备及存储介质。

技术介绍

[0002]为获取芯片封装内部各走线通道的损耗数据，芯片厂商通常的做法是通过单位长度的损耗，按长度比例估算出Package内所有走线的损耗数据，这种方法只能得到一个损耗值，而表征系统性能的其它数据，如反射、阻抗等并不能体现出来，所以不能准确的表征Package的性能，另外Package内部的走线通道包含了Bump区域，走线加上下到Solder Ball的过孔三部分组成，随着SERDES速率的越来越高，芯片或者封装厂商如何向客户提供准确的包含各种长度走线的通道S参数的需求越来越大。
[0003]如图1所示是一个典型的Package走线通道，通道包括Part1的Bump出线区域，Part2的纯走线区域和Part3的下到Solder Ball的过孔区域，在进行Package设计时，一般是通过Bump打孔下到内部走线层，然后走线走到对应的Solder Ba本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Package内部走线通道S参数获取方法，其特征在于，包括：对于Package的同一层：获取封装Bump区域和Solder Ball区域的S参数模型；通过Q2D获取纯走线区域的Q2D走线模型；根据封装Bump区域的S参数模型、Solder Ball区域的S参数模型以及Q2D走线模型，级联获取Package内部所有走线通道的S参数。2.根据权利要求1所述的Package内部走线通道S参数获取方法，其特征在于，封装Bump区域和Solder Ball区域的S参数模型通过三维仿真软件HFSS建模得到；其中，具体地：利用HFSS软件对封装Bump区域和solder ball区域进行3D建模，并给模型赋予材料属性，通过添加激励，利用HFSS即求解出相应的S参数模型。3.根据权利要求1所述的Package内部走线通道S参数获取方法，其特征在于，对于Q2D走线模型，通过RLCG矩阵表征得到该层所有走线长度的纯走线部分的S参数。4.根据权利要求1所述的Package内部走线通道S参数获取方法，其特征在于，通过Q2D获取纯走线区域的Q2D走线模型，具体为：根据封装走线线宽、间距、介质及离上下参考地的距离信息，利用Q2D构建走线截面结构，得到纯走线区域的Q2D走线模型。5.一种Package内部走线通道S参数获取装置，其特征在于，包括：S参数模型...

【专利技术属性】
技术研发人员：曹小华，魏松斌，
申请(专利权)人：杭州云合智网技术有限公司，
类型：发明
国别省市：