半导体装置制造方法及图纸

根据一实施方式半导体装置具备：第一电极；第一导电型的第一半导体区域；第二导电型的第二半导体区域；第一导电型的第三半导体区域；第一导电部；第一栅极电极；第二导电部；第二栅极电极；第一连接部；以及第二电极。第一导电部隔着第一绝缘部设于第一半导体区域之中。第一栅极电极在与第一方向垂直的第二方向上与第二半导体区域面对，第一方向是从第一电极朝向第一半导体区域的方向。第二导电部隔着第二绝缘部设于第一半导体区域之中。第二栅极电极在第二方向上与第二半导体区域面对。第一连接部设于比第二半导体区域以及第三半导体区域靠上方的位置，与第一栅极电极以及第二栅极电极相接。第二电极设于第二半导体区域以及第三半导体区域之上。三半导体区域之上。三半导体区域之上。

【技术实现步骤摘要】
半导体装置
[0001]关联申请
[0002]本申请以日本专利申请2022－20517号(申请日：2022年2月14日)为基础申请而享受优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0003]本专利技术的实施方式一般来说涉及半导体装置。

技术介绍

[0004]Metal Oxide Semiconductor Field Effect Transistor(MOSFET，金属氧化物半导体场效应管)等半导体装置被使用在电力转换用途中。制造半导体装置时，优选必要的工序数少。

技术实现思路

[0005]本实施方式提供能够减少制造时的工序数的半导体装置。
[0006]根据一实施方式，半导体装置具备：第一电极；第一导电型的第一半导体区域；第二导电型的第二半导体区域；第一导电型的第三半导体区域；第一导电部；第一栅极电极；第二导电部；第二栅极电极；第一连接部；以及第二电极。所述第一半导体区域设于所述第一电极之上，与所述第一电极电连接。所述第二半导体区域设于所述第一半导体区域之上。所述第三半导体区域设于所述第二半导体区域的一部分之上。所述第一导电部隔着第一绝缘部设于所述第一半导体区域之中。所述第一栅极电极设于所述第一绝缘部之中，在与第一方向垂直的第二方向上，与所述第二半导体区域面对，第一方向是从所述第一电极朝向所述第一半导体区域的方向。所述第二导电部隔着第二绝缘部设于所述第一半导体区域之中，在所述第二方向上与所述第一导电部分离。所述第二栅极电极设于所述第二绝缘部之中，在所述第二方向上与所述第二半导体区域面对。所述第一连接部设于比所述第二半导体区域以及所述第三半导体区域靠上方的位置，沿着所述第二方向延伸，与所述第一栅极电极以及所述第二栅极电极相接。所述第二电极设于所述第二半导体区域以及所述第三半导体区域之上，与所述第二半导体区域、所述第三半导体区域、所述第一导电部以及所述第二导电部电连接。
附图说明
[0007]图1是表示第一实施方式的半导体装置的俯视图。
[0008]图2是图1的部分A的放大俯视图。
[0009]图3是图2的B1－B2剖面图。
[0010]图4是图2的C1－C2剖面图。
[0011]图5是图1的部分D的放大俯视图。
[0012]图6是图5的E1－E2剖面图。
[0013]图7(a)～图11(b)是表示第一实施方式的半导体装置的制造方法的剖面图。
[0014]图12是表示参考例的半导体装置的一部分的剖面图。
[0015]图13是表示第一实施方式的变形例的半导体装置的一部分的俯视图。
[0016]图14是图13的A1－A2剖面图。
[0017]图15是表示第一实施方式的变形例的半导体装置的一部分的俯视图。
[0018]图16是表示第一实施方式的变形例的半导体装置的一部分的俯视图。
[0019]图17是表示第二实施方式的半导体装置的一部分的俯视图。
[0020]图18是图17的A1－A2剖面图。
[0021]图19是图17的B1－B2剖面图。
具体实施方式
[0022]以下，参照附图，对本专利技术的各实施方式进行说明。
[0023]附图为模式性或者概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实的相同。即使是在表示相同的部分的情况下，也有根据附图而不同地表示相互的尺寸和比率的情况。
[0024]在本申请说明书和各图中，对已经说明的内容和相同的要素标注相同的附图标记，并适当省略详细的说明。
[0025]在以下的说明以及附图中，n
+
，n
－
以及p
+
，p的标记表示各杂质浓度的相对的高低。即，标注有“+”的标记的杂质浓度比没有标注“+”以及“－”中的任一个标记的杂质浓度相对高，标注有“－”的标记的杂质浓度比没有标注任何标记的杂质浓度相对低。这些标记显示了在各个区域中包含p型杂质和n型杂质两种杂质的情况下，这些杂质在相互补偿后的实质杂质浓度的相对高低。
[0026]对于以下进行说明的各实施方式，也可以使各半导体区域的p型和n型反转来实施各实施方式。
[0027]图1是表示第一实施方式的半导体装置的俯视图。图2是图1的部分A的放大俯视图。图3是图2的B1－B2剖面图。图4是图2的C1－C2剖面图。图2相当于图3以及图4的A1－A2剖面图。图5是图1的部分D的放大俯视图。图6是图5的E1－E2剖面图。图5相当于图6的D1－D2剖面图。
[0028]第一实施方式的半导体装置是MOSFET。如图1～图6所示，第一实施方式的半导体装置100包含：n
－
型(第一导电型)漂移区域1(第一半导体区域)；p型(第二导电型)基极区域2(第二半导体区域)；n
+
型源极区域3(第三半导体区域)；p
+
型接触区域4；n
+
型漏极区域5；p
+
型接触区域6；绝缘部10；绝缘部15；导电部20；栅极电极30；漏极电极50(第一电极)；源极电极60(第二电极)；栅极焊盘70；栅极布线71；绝缘部81；导电部82；以及电极层83。另外，在图2以及图5中省略了绝缘部15。
[0029]在实施方式的说明中，使用XYZ正交坐标系。将从漏极电极50朝向n
－
型漂移区域1的方向设为Z方向(第一方向)。将与Z方向正交的一个方向设为X方向(第三方向)。将与Z方向正交且与X方向交叉的方向设为Y方向(第二方向)。此外，在此将从漏极电极50朝向n
－
型漂移区域1的方向称为“上”，将与之相反的方向称为“下”。这些方向是基于漏极电极50与n
－
型漂移区域1的相对的位置关系的方向，与重力的方向无关。
[0030]如图1所示，在半导体装置100的上表面设有源极电极60、栅极焊盘70以及栅极布线71。栅极焊盘70以及栅极布线71与源极电极60分离，与源极电极60电分离。栅极布线71在X－Y面(第一面)上设于源极电极60的周围。栅极布线71与栅极焊盘70电连接。
[0031]如图3以及图4所示，漏极电极50设于半导体装置100的下表面。n
+
型漏极区域5设于漏极电极50之上，与漏极电极50电连接。n
－
型漂移区域1设于n
+
型漏极区域5之上。n
－
型漂移区域1的n型杂质浓度比n
+
型漏极区域5的n型杂质浓度低。n
－
型漂移区域1经由n
+
型漏极区域5与漏极电极50电连接。
[0032]如图3所示，p型基极区域2设于n
－
型漂移区域1之上。n
+
型源极区域3以及p
+
型接触区域4分别设于p型基极区域2的一部分之上。p
+
型接触区域4的p型杂质浓度比本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备：第一电极；第一导电型的第一半导体区域，设于所述第一电极之上，与所述第一电极电连接；第二导电型的第二半导体区域，设于所述第一半导体区域之上；第一导电型的第三半导体区域，设于所述第二半导体区域的一部分之上；第一导电部，隔着第一绝缘部设于所述第一半导体区域之中；第一栅极电极，设于所述第一绝缘部之中，在与第一方向垂直的第二方向上与所述第二半导体区域面对，所述第一方向是从所述第一电极朝向所述第一半导体区域的方向；第二导电部，隔着第二绝缘部设于所述第一半导体区域之中，在所述第二方向上与所述第一导电部分离；第二栅极电极，设于所述第二绝缘部之中，在所述第二方向上与所述第二半导体区域面对；第一连接部，设于比所述第二半导体区域以及所述第三半导体区域靠上方的位置，沿着所述第二方向延伸，与所述第一栅极电极以及所述第二栅极电极相接；以及第二电极，设于所述第二半导体区域以及所述第三半导体区域之上，与所述第二半导体区域、所述第三半导体区域、所述第一导电部以及所述第二导电部电连接。2.根据权利要求1所述的半导体装置，其特征在于，所述第二电极包含沿着所述第一方向延伸并且与所述第一导电部相接的第一延伸部，所述第一栅极电极沿着相对于所述第一方向垂直的第一面，设于所述第一延伸部的一部分的周围。3.根据权利要求2所述的半导体装置，其特征在于，所述第二电极包含沿着所述第一方向延伸并且与所述第二导电部相接的第二延伸部，所述第二栅极电极沿着所述第一面设于所述第二延伸部的一部分的周围，所述第一连接部位于所述第一延伸部与所述第二延伸部之间。4.根据权利要求1所述的半导体装置，其特征在于，所述第一连接部在所述第一方向上隔着栅极绝缘层与所述第一半导体区域的一部分、所述第二半导体区域以及所述第三半导体区域的一部分面对。5.根据权利要求1所述的半导体装置，其特征在于，具备：第三导电部，隔着第三绝缘部设于所述第一半导体区域之中，在第三方向上与所述第一导电部分离，所述第三方向是与所述第一方向垂直且与所述第二方向交叉的方向；以及第三栅极电极，设于所述第三绝缘部之中。6.根据权利要求5所述的半导体装置，其特征在于，还具备第二连接部，设于比所述第二半导体区域以及所述第三半导体区域靠上方的位置，沿着所述第三方向延伸，与所述第一栅极电极以及所述第三栅极电极相接。7.根据权利要求6所述的半导体装置，其特征在于，所述第二连接部包含多晶硅。8.根据权利要求1所述的半导体装置，其特征在于，具备：导电部，隔着绝缘部设于所述第一半导体区域之中，与所述第一导电部以及所述第二导电部分离，与所述第二电极电连接；
电极层，在所述第一方向上与所述导电部分离，与所述第一栅极电极、所述第二栅极电极以及所述第一连接部电连接，包含多晶硅；以及布线，设于所述电极层之上，与所述第二电极分离，与所述电极层电连接。9.一种半导...

【专利技术属性】
技术研发人员：安武拓哉，加藤浩朗，川井博文，岸本裕幸，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：