一种碳化硅沟槽栅MOSFET器件及制造方法技术

本发明专利技术涉及半导体技术领域中的一种碳化硅沟槽栅MOSFET器件及制造方法，包括若干组第一元胞结构以及至少一组带有电极引出结构的第二元胞结构，第一元胞结构和第二元胞结构包含有共同的衬底层、缓冲层和漂移层，第一元胞结构还包括源极结构以及位于源极结构两侧的半个栅极结构，栅极结构和源极结构相间排布在漂移层上，栅极结构设置在第一元胞结构的边缘位置，每间隔一定数量的第一元胞结构与相邻的第一元胞结构之间插入设置有第二元胞结构，且若干组第一元胞结构与第二元胞结构均为紧密排布的多边形元胞结构，通过对栅极保护用P型屏蔽区的电位进行单独控制，提高对器件栅氧层的保护能力，同时实现器件的可靠开通与关断。同时实现器件的可靠开通与关断。同时实现器件的可靠开通与关断。

【技术实现步骤摘要】
一种碳化硅沟槽栅MOSFET器件及制造方法


[0001]本专利技术涉及半导体
，具体涉及一种碳化硅沟槽栅MOSFET器件及制造方法。

技术介绍

[0002]SiC Trench MOSFET(碳化硅沟槽栅MOSFET)与平面型MOSFET相比，沟槽栅MOSFET可以实现更小的元胞尺寸和更高的迁移率，具有更低的导通电阻，然而，沟槽拐角或沟槽底部形成的高电场会导致栅氧层过早击穿，成为传统碳化硅沟槽栅MOSFET进一步发展的主要障碍。近年来，一种流行的方法是在栅槽周围引入高掺杂的P型屏蔽区，但P型屏蔽区因可靠性和开关特性问题需连接低电位(可靠性问题：如果不将P型屏蔽区接到合理的低电位，对栅氧的保护能力将大大减弱；开关特性问题：处于关态的浮空结的耗尽层在开通瞬间不能立即收缩回原来的宽度，器件电阻会比较大且不稳定，开通过程的电流波形会畸变，甚至无法导通电流)。
[0003]因此为保证P型屏蔽区电位的稳定，对P型屏蔽区的电极分布设计至关重要，而现有的对栅氧保护的P型屏蔽区设计会大量牺牲导电沟道，影响了器件的整体导通性能，且P型屏蔽区电位不可独本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅沟槽栅MOSFET器件，其特征在于，包括若干组第一元胞结构以及至少一组带有电极引出结构的第二元胞结构，所述第一元胞结构和第二元胞结构包含有共同的衬底层、缓冲层和漂移层，所述第一元胞结构还包括源极结构以及位于源极结构两侧的半个栅极结构，所述栅极结构和源极结构相间排布在漂移层上，所述栅极结构设置在第一元胞结构的边缘位置，若干组第一元胞结构重复排列设置，每间隔一定数量的所述第一元胞结构与相邻的第一元胞结构之间插入设置有第二元胞结构，且若干组所述第一元胞结构与第二元胞结构均为紧密排布的多边形元胞结构，所述衬底层、缓冲层、漂移层均为N型导电类型。2.根据权利要求1所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，各个间隔排布的所述电极引出结构在器件表面通过金属互连。3.根据权利要求2所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，各个间隔排布的所述电极引出结构在器件表面通过金属互连之后单独引出一个管脚，或者所述电极引出结构与源极结构的源极金属相连后，通过源极金属的管脚引出。4.根据权利要求1所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，所述电极引出结构包括P型屏蔽区和P型屏蔽区电极，所述P型屏蔽区电极设置在所述P型屏蔽区远离漂移层的一端面，所述P型屏蔽区连续设置于相邻两组栅极结构之间的区域，且连续延伸至两组所述栅极结构的底部下方。5.根据权利要求1所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，所述电极引出结构包括P型屏蔽区和P型屏蔽区电极，所述P型屏蔽区电极设置在所述P型屏蔽区远离漂移层的一端面，所述P型屏蔽区位于相邻两组栅极结构之间的区域，且所述P型屏蔽区连续延伸至两组所述栅极结构的底部下方同时，还连续延伸至两组所述栅极结构相互远离的一侧侧壁之外。6.根据权利要求4或5所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，所述P型屏蔽区内还设置有第一N型重掺杂区，且所述第一N型重掺杂区与栅极结构接触设置，所述第一N型重掺杂区与所述P型屏蔽区齐平设置，所述第一N型重掺杂区与P型屏蔽区电极不接触设置。7.根据权利要求4或5所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，所述P型屏蔽区包括注入层，所述注入层与所述P型屏蔽区均为相同掺杂浓度的P型掺杂，且掺杂浓度设置为大于1
×
e
17
cm
‑3。8.根据权利要求7所述的一种碳化硅沟槽栅MOSFET器件，其特征在于，所述P型屏蔽区还包括耗尽层，所述耗尽层与注入层接触设置，且所述耗尽层位于漂移层内，所述耗尽层的掺杂浓度低于所述注入层的掺杂浓度。9.根据权利...

【专利技术属性】
技术研发人员：任娜，孔令旭，盛况，
申请(专利权)人：浙江大学，
类型：发明
国别省市：