半导体外延结构及LED芯片制造技术

本发明专利技术属于半导体技术领域，尤其涉及一种半导体外延结构及LED芯片，其中，半导体外延结构，包括半导体叠层：N型半导体层；有源层，设置于所述N型半导体层上；电子阻挡层，设置于所述有源层上，所述电子阻挡层为含Al的半导体层；缺陷阻挡层，设置于所述电子阻挡层上，所述缺陷阻挡层为不含Al的半导体层；P型半导体层，设置于所述缺陷阻挡层上。本发明专利技术能优化提升P型半导体层和电子阻挡层的生长界面，缓解两者之间的晶格失配，提高发光二极管的质量及光电性能。能。能。

【技术实现步骤摘要】
半导体外延结构及LED芯片


[0001]本专利技术属于半导体
，尤其涉及半导体外延结构及LED芯片。

技术介绍

[0002]发光二极管（英文：Light Emitting Diode，简称：LED）是一种常用的发光器件，通过电子与空穴复合释放能量发光，可以高效地将电能转化为光能。发光二极管通常采用不同的半导体材料和结构，实现从紫外到红外的全色范围。
[0003]参看附图1，发光二极管的外延结构通常包括N型半导体层11
’
、有源层12
’
、电子阻挡层20
’
和P型半导体层13
’
。目前，电子阻挡层20
’
通常会采用AlGaN材料，然而，具有较高Al组分的电子阻挡层20
’
与P型半导体层13
’
之间存在严重的晶格失配缺陷，影响发光二极管的质量及光电性能。
[0004]为了解决上述的技术问题，具体技术方案如下：根据本专利技术的第一方面，本专利技术提供了半导体外延结构，其特征在于，包括半导体叠层：N型半导体层；有源层，设置于所述N型半导体层上；电子阻挡层，设置于所述有源层上，所述电子阻挡层为含Al的半导体层；缺陷阻挡层，设置于所述电子阻挡层上，所述缺陷阻挡层为不含Al的半导体层；P型半导体层，设置于所述缺陷阻挡层上。
[0005]优选的，所述缺陷阻挡层包括In
x
Ga1‑
x
N层，其中， 0≤x≤1。
[0006]优选的，所述缺陷阻挡层包括InGaN层。
[0007]优选的，所述缺陷阻挡层的In组分含量为2%~20%。
[0008]优选的，所述缺陷阻挡层为非故意掺杂或者P型掺杂的半导体层。
[0009]优选的，所述缺陷阻挡层的厚度不大于50埃。
[0010]优选的，所述电子阻挡层的Al组分含量为5%~25%。
[0011]优选的，所述电子阻挡层靠近有源层一侧的Al组分含量最高，靠近缺陷阻挡层一侧的Al组分含量最低。
[0012]所述电子阻挡层的Al组分由有源层至缺陷阻挡层的方向上逐渐减小。
[0013]另一方面，本专利技术提供了一种具有前述任一半导体外延结构的LED芯片，其特征在于，还包括N电极和P电极，所述N电极与所述N型半导体层电连接，所述P电极与所述P型半导体层形成电连接。
[0014]本专利技术通过在P型半导体层与电子阻挡层之间设置不含Al的缺陷阻挡层，一方面，能优化提升P型半导体层和电子阻挡层的生长界面，缓解两者之间的晶格失配，阻挡位错的延伸，减少位错密度，提高发光二极管的质量及光电性能；另一方面，能维持并提升空穴的注入量，进一步提高发光二极管的发光效率。
附图说明
[0015]图1是现有技术提供的一种半导体外延结构的剖视结构示意图。
[0016]图2是本专利技术实施例提供的一种半导体外延结构的剖视结构示意图。
[0017]图3是本专利技术实施例提供的一种LED芯片的剖视结构示意图。
[0018]附图标注：11
’
、N型半导体层； 12
’
、有源层 ；13
’
、P型半导体层；20
’
、电子阻挡层； 60
’
、衬底；11、N型半导体层；12、有源层；13、P型半导体层；20、电子阻挡层；30、缺陷阻挡层； 40、应力释放层；51、N电极；52、P电极；60、衬底。
实施例
[0019]以下实施例将随着附图说明本专利技术的概念，在附图或说明中，相似或相同的部分使用相同的标号，并且在附图中，元件的形状或厚度可扩大或缩小。需特别注意的是，图中未绘示或说明书未描述的元件，可以是熟悉此技术的人士所知的形式。
[0020]在以下实施例中，用于指示方向的用语，例如“上”、“下”，“前”、“后”、“左”、和“右”，仅指在附图中的方向。因此，方向性用语是用于说明而不是限制本专利技术。
[0021]图2是本专利技术实施例提供的一种半导体外延结构的剖视结构示意图。
[0022]参看附图2，在本实施例中，半导体外延结构至少包括半导体叠层，半导体叠层包括N型半导体层11、有源层12、电子阻挡层20和P型半导体层13。
[0023]半导体叠层可以形成于衬底60上。该衬底60具有足够厚的厚度，用以支撑位于其上半导体叠层。衬底60可以由导电材料或者绝缘材料制成，其制作材料可以选自Al2O3、SiO2、SiC、Si、GaAs以及晶格常数接近于半导体层的氧化物中的任意之一。为了提高衬底60的出光效率，还可以对其进行图形化处理，在其表面形成一系列凹凸结构。需要说明的是，衬底60可以在后续工艺中被减薄或者移除。
[0024]N型半导体层11，用以提供电子。该N型半导体层11可以为III
‑
V族化合物形成的半导体层，优选N型半导体层11材料为GaN。N型半导体层11中掺杂n型杂质，n型杂质例如Si，但不限于Si。进一步的，N型半导体层11可以为多层结构，其中，部分层可以是实质上未掺杂的半导体层，但N型半导体层11整体上呈现出n型掺杂。
[0025]有源层12，设置于N型半导体层11上。该有源层12为发光二极管实际的发光区域，是电子和空穴复合提供光辐射的区域，发光的颜色取决于有源层12的材料。有源层12是由量子阱层和量子垒层交替层叠形成的单量子阱或者多量子阱结构，量子阱层的能隙低于量子垒层的能隙。单个量子阱结构可以为InGaN阱层和GaN垒层，或者为InGaN阱层和AlGaN垒层。
[0026]电子阻挡层20，设置于有源层12上。该电子阻挡层20采用含Al的半导体层,例如，AlGaN层，利用较高Al组分含量能提高势垒高度的特性，以实现阻挡电子从有源层12中溢流而出的效果。然而，高Al组分含量的电子阻挡层20存在如下缺陷：（1）在阻挡电子溢流的同时，同样会阻挡空穴的注入，导致内量子效率的降低；（2）Al组分含量越高，越容易导致缺陷的产生。
[0027]因此，在一实施例中，电子阻挡层20可以采用较低的Al组分含量，在保障其电子阻挡的能力的同时，尽可能的减小对空穴注入的影响。优选，电子阻挡层20的Al组分含量为5%~25%。在另一实施例中，电子阻挡层20内的Al组分含量可以不保持恒定，优选，电子阻挡层20靠近有源层12一侧的Al组分含量最高，靠近缺陷阻挡层30一侧的Al组分含量最低。进一
步优选，电子阻挡层20的Al组分由有源层12至缺陷阻挡层30的方向上逐渐减小，其可以是渐变式减小，可以是均匀渐变式减小，也可以是梯度渐变式减小。如此，能使得电子阻挡层20在靠近有源层12的部分具有较好的电子阻挡能力，而在远离有源层12的部分具有较好的生长质量，利于改善晶格失配的缺陷，且能减小对空穴注入的影响。
[0028]P型半导体层13，设置于电子阻挡层20上，用以提供空穴。该P型半导体层13可以为III
‑
V族化合物形成的半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.半导体外延结构，其特征在于，包括半导体叠层：N型半导体层；有源层，设置于所述N型半导体层上；电子阻挡层，设置于所述有源层上，所述电子阻挡层为含Al的半导体层；缺陷阻挡层，设置于所述电子阻挡层上，所述缺陷阻挡层为不含Al的半导体层；P型半导体层，设置于所述缺陷阻挡层上。2.根据权利要求1所述的半导体外延结构，其特征在于，所述缺陷阻挡层包括In
x
Ga1‑
x
N层，其中， 0≤x≤1。3.根据权利要求2所述的半导体外延结构，其特征在于，所述缺陷阻挡层包括InGaN层。4.根据权利要求2或3所述的半导体外延结构，其特征在于，所述缺陷阻挡层的In组分含量为2%~20%。5.根据权利要求1所述的半导体外延结构，其特征在于，...

【专利技术属性】
技术研发人员：陈志豪，汤恒，武梦鸽，王瑜，李政鸿，林兓兓，
申请(专利权)人：安徽三安光电有限公司，
类型：发明
国别省市：