路由器中采用ＩＰｖ６头封装ＩＰｖ４包的隧道转发系统技术方案

路由器中采用ＩＰｖ６头封装ＩＰｖ４包的隧道转发系统属于ＩＰｖ６路由器技术领域，其特征在于，它由一片ＦＰＧＡ实现的隧道处理电路和两片级联的ＣＡＭ、两片单端口ＳＲＡＭ和一片双端口ＳＲＡＭ及ＣＰＵ控制单元构成，最大支持６４Ｋ＊２８８ｂｉｔｓ的Ｖ６路由表项，时钟频率为１００ＭＨｚ时，保证３．２Ｇｂｉｔ／ｓ的线速转发。利用ＣＡＭ构造路由查找表，支持表项条数的动态分配，同时还负责路由表读写及维护。系统接收的ＩＰ数据包若是Ｖ４包，给Ｖ４包加一个Ｖ６包头成为Ｖ６隧道包；若是Ｖ６数据包，就不转换。然后提取包的查找信息，进行路由查找，根据返回的结果，对包进行处理：按照Ｖ４或Ｖ６转发、上交ＣＰＵ处理、丢弃。

【技术实现步骤摘要】

【技术保护点】
路由器中采用ＩＰｖ６头封装ＩＰｖ４包的隧道转发系统，其特征在于，含有：一个集成于ＦＰＧＡ芯片上的隧道处理电路、ＳＲＡＭ单端口存储器、ＳＲＡＭ双端口存储器、ＣＡＭ内容可寻址存储器以及ＣＰＵ控制单元，其中：　　所述的隧道处理电路，含有：ＩＰ包输入接口电路、包过滤电路、包输入队列存储器ＦＩＦＯ、ＩＰｖ６协议封装电路、ＩＰｖ６包队列存储器ＦＩＦＯ、包相关信息提取电路、检索指令队列存储器ＦＩＦＯ、ＣＡＭ控制电路、检索结果队列存储器ＦＩＦＯ、ＩＰｖ６数据包相关信息队列存储器ＦＩＦＯ、ＩＰ列存储器，数据宽度为１００位，数据输入端与上述包相关信息提取电路相连，读输入信号和ＣＡＭ控制电路的读输出相连，数据输出端和ＣＡＭ控制电路相连；　　ＣＡＭ控制电路，输入端分别和检索指令队列存储器ＦＩＦＯ输出端、ＣＡＭ维护指令队列存储器ＦＩＦＯ输出端相连，ＣＡＭ控制电路输出的ＣＡＭ存储器读写控制命令总线信号以及双向数据请求总线ＲＥＱＤＡＴＡ信号和ＣＡＭ存储器相连，ＣＡＭ控制电路和ＳＲＡＭ单端口存储器的数据总线相连，ＣＡＭ控制电路输入端还和ＣＡＭ存储器输出的读确认信号、查找匹配信号、查找输出有效信号相连，ＣＡＭ控制电路输出的检索信息输出端和检索结果队列存储器ＦＩＦＯ相连，此外ＣＡＭ控制电路的读信号分别和检索指令队列存储器ＦＩＦＯ的读输入端、ＣＡＭ维护指令队列存储器ＦＩＦＯ读输入端相连，ＣＡＭ控制电路输出端和ＣＰＵ接口电路相连，将路由表保存的表项发送给ＣＰＵ接口电路，ＣＡＭ控制电路对ＩＰｖ６路由查询次数和查询命中的信息进行计数，将这些信息作为查询状态信息发送给ＣＰＵ接口电路，并接收ＣＰＵ接口电路输入的复位信号和计数器清零信号；　　检索结果队列存储器ＦＩＦＯ，是一个先进先出队列存储器，数据宽度为１４８位，数据输入端与ＣＡＭ控制电路的输出相连，读输入信号和包发送电路的读输出相连，数据输出端和包发送电路的输入端相连；　　ＩＰｖ６数据包相关信息队列存储器ＦＩＦＯ，是一个先进先出队列存储器，数据宽度为６０位，数据输入端与上述包相关信息提取电路相连，读输入信号和包发送电路的读输出相连，数据输出端和包发送电路相连；　　ＣＡＭ维护指令队列存储器ＦＩＦＯ，是一个先进先出队列存储器，数据宽度为９０位，数据输入端和ＣＰＵ接口电路相连，读输入信号和ＣＡＭ控制电路输出的读信号相连，数据输出端和ＣＡＭ控制电路的数据输入端相连；　　包发送电路，分别向检索结果队列存储器ＦＩＦＯ、...

【技术特征摘要】

【专利技术属性】
技术研发人员：徐明伟，杨珂，赵有健，全成斌，陈文龙，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[]