一种多插指耦合开启可控硅的浪涌保护电路及方法技术

本发明专利技术提供一种多插指耦合开启可控硅的浪涌保护电路及方法，包括：多个插指模块，多个插指模块并联连接于一输入端和一接地端之间；每一插指模块分别包括：一可控硅支路，用于在发生浪涌时产生一泄放指令；一开关器件，并联连接于可控硅支路，开关器件的控制端连接于前一个插指模块中可控硅支路的控制级，用于响应于前一个可控硅支路的泄放指令，以触发开关器件所对应的可控硅支路开启泄放；其中，第一个插指模块中开关器件的控制端连接最后一个插指模块中可控硅支路的控制级。有益效果：多插指SCR之间耦合开启，多插指共同泄放浪涌电流，从而避免开启不均匀导致的局部插指烧毁，提升器件的鲁棒性。器件的鲁棒性。器件的鲁棒性。

【技术实现步骤摘要】
一种多插指耦合开启可控硅的浪涌保护电路及方法


[0001]本专利技术涉及半导体
，尤其涉及一种多插指耦合开启可控硅的浪涌保护电路及方法。

技术介绍

[0002]随着消费电子的快速普及，为了保证电子产品使用过程中的可靠性和质量，在电子产品的充电接口、电池供电电路中要求具备能够抗一定等级雷击浪涌的浪涌防护器件。可控硅(Silicon Controlled Rectifier，SCR)作为一种单位面积鲁棒性强、浪涌残压低、极限浪涌电流强的保护器件被广泛应用到各类产品中。如图1所示，可控硅由分别处于N阱中的N、P型掺杂区和P阱中的N、P型掺杂区构成，其等效电路如图2所示，为串联连接的两个背靠背三极管，通过三极管之间相互正反馈形成电压大骤回特性，从而在较低残压下导通以泄放浪涌电流，保护后级电路不被浪涌损坏。电阻Rnw、Rpw为器件内N阱和P阱的寄生电阻，当SCR内的寄生二极管D1发生击穿时，电流流过寄生电阻Rnw和Rpw产生电压差，当两个电阻上的电压达到寄生三极管发射极
‑
基极开启电压(约0.7V)时，两个三极管进入开启导通状态，从而实现大骤回特性。
[0003]传统SCR采用多个完全相同的SCR插指结构并联，即多插指并联设计，以实现不同浪涌泄放能力的器件要求。如图3所示，为n个SCR插指并联器件的等效电路图，每个SCR插指均具有相同的开启特性和浪涌泄放能力，浪涌来临时输入端高电压触发所有SCR插指，其浪涌电流通过每个SCR插指分散泄放，将浪涌电流导入接地端，从而保护后级电路不受浪涌损坏。/>[0004]假设单个SCR插指可承受的最大浪涌泄放功率为P
surge
(finger)，则n个SCR插指并联后总的最大浪涌泄放功率为：
[0005]P
surge
(n*finger)＝n*P
surge
(finger)。
[0006]可见，固化单个SCR插指工艺和版图尺寸后，通过版图设计增加或减少并联SCR插指数，就可以简单的实现整体SCR器件的最大浪涌泄放功率。如图4所示，为4个SCR插指并联器件的版图示意图。
[0007]但是，在半导体的实际制造过程中，工艺存在光刻尺寸偏差、光刻对位偏差、炉管温度分布不均匀等无法避免的问题，从而导致SCR插指间的N阱、P阱掺杂区域、掺杂浓度分布不均匀，造成插指间SCR等效电路中寄生二极管D(n)的击穿电压、阱寄生电阻Rnw(n)和Rpw(n)阻值的不同，这将导致SCR插指间的开启特性呈现差异，某些插指SCR先进入开启泄放状态，某些插指SCR后进入开启泄放状态。如图5所示，为4个SCR插指并联器件的电压
‑
电流特性示意图，由于插指间阱掺杂分布的不均匀，4个插指SCR(1)～SCR(4)开启特性不同，在测试曲线中可观察到插指SCR(1)最先开启并泄放电流，随着残压的升高，插指SCR(2)至SCR(4)逐步开启加入到电流泄放中，造成电压
‑
电流曲线的多次骤回现象。
[0008]对上述4个插指SCR器件进行模拟雷击浪涌的测试，监测最先开启的插指SCR(1)的单根插指功率，如图6所示，插指SCR(1)率先开启并泄放浪涌电流，其功率迅速攀升至额定
最大功率以上，随后插指SCR(2)也进入开启泄放中，可见插指SCR(1)功率短暂回落。随着雷击浪涌的持续增加，插指SCR(1)的功率再度上升至额定最大功率以上。由于开启特性的差异，插指SCR(3)和插指SCR(4)则在整个雷击浪涌过程中都没有进入开启泄放，没有承担浪涌电流的泄放。从图6可以看出，插指间的不均匀开启泄放，导致最先开启的插指SCR(1)多次工作在额定最大功率以上，实际应用中极易发生单根插指因功率过大发热烧毁，导致SCR器件失效的问题。另外，即使单根插指暂时未被烧毁，多次的雷击浪涌泄放时单根插指功率过高而集中发热，也会造成器件的鲁棒性下降。

技术实现思路

[0009]为了解决以上技术问题，本专利技术提供了一种多插指耦合开启可控硅的浪涌保护电路及方法。
[0010]本专利技术所解决的技术问题可以采用以下技术方案实现：
[0011]一种多插指耦合开启可控硅的浪涌保护电路，包括：
[0012]多个插指模块，所述多个插指模块并联连接于一输入端和一接地端之间；每一所述插指模块分别包括：
[0013]一可控硅支路，用于在发生浪涌时产生一泄放指令；
[0014]一开关器件，并联连接于所述可控硅支路，所述开关器件的控制端连接于前一个所述插指模块中所述可控硅支路的控制级，用于响应于前一个所述可控硅支路的泄放指令，以触发所述开关器件所对应的所述可控硅支路开启泄放；
[0015]其中，第一个所述插指模块中所述开关器件的控制端连接最后一个所述插指模块中所述可控硅支路的控制级。
[0016]优选地，所述开关器件为增强型晶体管。
[0017]优选地，每一所述可控硅支路分别包括：
[0018]第一三极管，所述第一三极管的发射极连接所述输入端，所述第一三极管的集电极通过一第一电阻连接所述接地端，所述第一三极管的基极连接一寄生二极管的阳极；
[0019]第二三极管，所述第二三极管的发射极连接所述接地端，所述第二三极管的集电极分别连接所述第一三极管的基极以及通过一第二电阻连接所述输入端，所述第二三极管的基极分别连接所述寄生二极管的阴极和所述第一三极管的集电极。
[0020]优选地，所述第一三极管为PNP三极管；
[0021]所述第二三极管为NPN三极管。
[0022]优选地，所述开关器件为增强型NMOS管；
[0023]所述增强型NMOS管的漏极连接所述第一三极管的基极，所述增强型NMOS管的源极连接所述第二三极管的基极，所述增强型NMOS管的衬底连接所述接地端，所述增强型NMOS管的栅极连接前一个所述可控硅支路的所述第二三极管的基极；
[0024]其中，第一个可控硅支路中的所述增强型NMOS管的栅极连接最后一个所述可控硅支路中所述第二三极管的基极。
[0025]优选地，所述增强型NMOS管的阈值电压范围为0.2V～1V。
[0026]优选地，所述开关器件为增强型PMOS管；
[0027]所述增强型PMOS管的源极连接所述第一三极管的基极，所述增强型PMOS管的漏极
连接所述第二三极管的基极，所述增强型PMOS管的衬底连接所述输入端，所述增强型PMOS管的栅极连接前一个所述可控硅支路的所述第一三极管的基极；
[0028]其中，第一个可控硅支路中的所述增强型PMOS管的栅极连接最后一个所述可控硅支路中所述第一三极管的基极。
[0029]优选地，所述增强型PMOS管的阈值电压范围为
‑
0.2V～
‑
1V。
[0030]本专利技术还提供一种多插指耦合开启可控硅的浪涌保护方法，应用于如上述的多插指耦合开启可控硅的浪涌保护电路中，包括：
[0031]在发生本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多插指耦合开启可控硅的浪涌保护电路，其特征在于，包括：多个插指模块，所述多个插指模块并联连接于一输入端和一接地端之间；每一所述插指模块分别包括：一可控硅支路，用于在发生浪涌时产生一泄放指令；一开关器件，并联连接于所述可控硅支路，所述开关器件的控制端连接于前一个所述插指模块中所述可控硅支路的控制级，用于响应于前一个所述可控硅支路的泄放指令，以触发所述开关器件所对应的所述可控硅支路开启泄放；其中，第一个所述插指模块中所述开关器件的控制端连接最后一个所述插指模块中所述可控硅支路的控制级。2.根据权利要求1所述的多插指耦合开启可控硅的浪涌保护电路，其特征在于，所述开关器件为增强型晶体管。3.根据权利要求1所述的多插指耦合开启可控硅的浪涌保护电路，其特征在于，每一所述可控硅支路分别包括：第一三极管，所述第一三极管的发射极连接所述输入端，所述第一三极管的集电极通过一第一电阻连接所述接地端，所述第一三极管的基极连接一寄生二极管的阳极；第二三极管，所述第二三极管的发射极连接所述接地端，所述第二三极管的集电极分别连接所述第一三极管的基极以及通过一第二电阻连接所述输入端，所述第二三极管的基极分别连接所述寄生二极管的阴极和所述第一三极管的集电极。4.根据权利要求3所述的多插指耦合开启可控硅的浪涌保护电路，其特征在于，所述第一三极管为PNP三极管；所述第二三极管为NPN三极管。5.根据权利要求3所述的多插指耦合开启可控硅的浪涌保护电路，其特征在于，所述开关器件为增强型NMOS管；所述增强型NMOS管的漏极连接所述第一三极管的基极，所述增强型NMOS管的源极连接所...

【专利技术属性】
技术研发人员：郝壮壮，赵德益，蒋骞苑，吕海凤，苏海伟，叶毓明，张伟，范文来，
申请(专利权)人：上海维安半导体有限公司，
类型：发明
国别省市：